[go: up one dir, main page]

WO1997048019A1 - Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur - Google Patents

Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur Download PDF

Info

Publication number
WO1997048019A1
WO1997048019A1 PCT/JP1996/001574 JP9601574W WO9748019A1 WO 1997048019 A1 WO1997048019 A1 WO 1997048019A1 JP 9601574 W JP9601574 W JP 9601574W WO 9748019 A1 WO9748019 A1 WO 9748019A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
design
change
drawing data
manufacturing
Prior art date
Application number
PCT/JP1996/001574
Other languages
English (en)
French (fr)
Inventor
Eiji Tsujimoto
Yasuo Sato
Toshio Suzuki
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to PCT/JP1996/001574 priority Critical patent/WO1997048019A1/ja
Publication of WO1997048019A1 publication Critical patent/WO1997048019A1/ja

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50

Definitions

  • the present invention relates to a method for manufacturing a photomask, a method for manufacturing a phase shift mask, and a method for manufacturing a semiconductor device.
  • the present invention relates to a mask manufacturing technology, and more particularly to a technology effective when applied to a computer-aided automatic layout of a mask pattern of a photomask for forming circuit elements on a semiconductor wafer.
  • Japanese Unexamined Patent Publication No. 5-323655 describes a technique for managing the log for each mask layer to prevent erroneous correction of the layout data.
  • Japanese Patent Application Laid-Open No. 4-3727155 discloses a reference pattern and a change pattern. A technique is described in which a difference is checked and a change miss is checked, and a pattern is corrected in an edit.
  • Japanese Patent Application Laid-Open No. Hei 4-2385979 the changed subnet was deleted from the data before the change, the portion which was not placed due to the deletion was relocated, and further added. It describes techniques for arranging blocks and nets.
  • Japanese Patent Application Laid-Open No. H5-677756 describes a technique for interactively changing an endless dress information file and generating a mask pattern for a mask ROM according to the changed file.
  • Japanese Patent Application Laid-Open No. 3-206646 describes a technique of combining a plurality of mask data into integrated circuits having different design rules into one integrated circuit.
  • Japanese Patent Application Laid-Open No. Sho 61-1985889 discloses a technique of integrating a master and mask data of a changed portion to form a wiring pattern in a region having no wiring.
  • Japanese Patent Application Laid-Open No. 3-2699767 describes a technique for designing an electronic circuit by specifying a remodeled portion accompanying a design change.
  • an object of the present invention is to provide a technique capable of creating a mask pattern of a photomask in a short time according to a design change.
  • the method for manufacturing a photomask according to the present invention includes the following steps (a) to (e).
  • the step (C) includes the following steps (C 1) to (C 1).
  • (C,) a step of obtaining parent data that is design data of the smallest block that includes the change area in the hierarchically designed design data
  • (c2) a step of transforming the graphic coordinates of the child data relating to the change area into the coordinate system of the parent data among the child data which are the design data of the lower hierarchy of the parent data;
  • the method of manufacturing a photomask according to the present invention is characterized by including the following steps (a) to (f).
  • a method of manufacturing a phase shift mask according to the present invention is characterized by including the following steps (a) to (f).
  • a method of manufacturing a semiconductor device transfers a pattern formed on a photomask onto a semiconductor wafer to form a predetermined electronic circuit, and includes the following steps (a) to (h). It is assumed that.
  • step (c) may comprise the following steps (C l) ⁇ (c 3 ).
  • (c 2 ) a step of converting the graphic coordinates of the child data relating to the change area to the coordinate system of the parent data among the child data which is the design data of the lower hierarchy of the parent data;
  • the method for manufacturing a semiconductor device according to the present invention includes transferring a pattern formed on a photomask onto a semiconductor wafer to form a predetermined electronic circuit.
  • a pattern formed on a phase shift mask is transferred onto a semiconductor wafer to form a predetermined electronic circuit.
  • the following steps ( a ) to (i) It is characterized by including.
  • step (d) If there is an area that needs correction, create new drawing data for that area according to the details of the correction. If it does not exist, move to step (f).
  • the drawing data is created while performing an exposure prediction operation in a limited manner on the corrected area.
  • FIG. 1 is a process diagram showing the flow of photomask design and development
  • FIG. 2 is a flow chart showing an outline of a photomask manufacturing method according to an embodiment of the present invention
  • FIG. 5 is a flow chart showing a part of the flow chart of FIG. 2 in detail
  • FIG. 6 is an output figure of a change area when the flow chart of FIG. 5 is executed.
  • FIG. 7 is a flowchart showing another part of the flowchart of FIG. 2 in detail
  • FIG. 8 is an explanatory diagram conceptually showing the contents of a photomask design change
  • FIG. 9 is a diagram of FIG.
  • FIG. 10 is an explanatory diagram showing a hierarchical structure of design data constituting a photomask
  • FIG. 10 is an explanatory diagram showing a hierarchical structure of design data constituting a photomask
  • FIG. 10 is a conceptual diagram showing a data structure of design data stored in a layout design
  • FIG. 11 is still another flowchart of FIG. Flow chart showing some details
  • 12 is a schematic diagram showing an exposure apparatus using the manufactured photomask.
  • FIG. 13 is a flow chart schematically showing a photomask manufacturing method according to another embodiment of the present invention. Is an explanatory diagram conceptually showing the contents of the photomask design change
  • FIG. 15 is an explanatory diagram showing the hierarchical structure of the design data constituting the photomask in FIG. 14, and
  • FIG. 16 is a diagram showing still another embodiment of the present invention.
  • FIG. 17 is a flow chart schematically showing a method of manufacturing a phase shift mask which is a photomask of the embodiment.
  • FIG. 17 is an explanatory view showing a transfer pattern formed on a semiconductor substrate according to the flow chart of FIG.
  • FIG. 18 is an explanatory diagram showing a mask pattern
  • FIG. 19 is an explanatory diagram showing a transfer pattern formed on a semiconductor substrate by the mask pattern of FIG. 18, and
  • FIG. 20 is for forming the transfer pattern of FIG.
  • Shows the mask pattern of FIG. 21 is an explanatory diagram showing another transfer pattern formed on the semiconductor wafer in accordance with the flowchart of FIG. 16,
  • FIG. 22 is an explanatory diagram showing a mask pattern
  • FIG. FIG. 24 is an explanatory view showing a transfer pattern formed on the semiconductor wafer by the mask pattern of FIG. 2, and
  • FIG. 24 is an explanatory view showing a mask pattern for forming the transfer pattern of FIG. 21.
  • Fig. 1 is a process diagram showing the flow of photomask design and development.
  • Fig. 2 is a flowchart showing an outline of a photomask manufacturing method according to an embodiment of the present invention.
  • Figs. 3 and 4 are diagrams. 2 is an explanatory diagram along the flowchart of FIG. 2
  • FIG. 5 is a flowchart showing a part of the flowchart of FIG. 2 in detail
  • FIG. 6 is an output of a change area when the flowchart of FIG. 5 is executed.
  • Fig. 7 is an explanatory diagram showing a figure
  • Fig. 7 is a flowchart showing another part of the flowchart of Fig. 2 in detail
  • FIG. 8 is an explanatory diagram conceptually showing the contents of a design change of a photomask
  • Fig. 9 is a diagram. 8 is an explanatory diagram showing a hierarchical structure of design data constituting a photomask
  • FIG. 10 is a conceptual diagram showing a data structure of design data stored in a layout design
  • FIG. 11 is a flow chart of FIG. A flowchart detailing yet another part of the 1 2 is a schematic diagram showing an exposure device manufactured photomasks are used.
  • a function specification of a semiconductor device is created based on the system specification, and details of operation are designed.
  • the operation of the semiconductor device is determined using a function description language and a state transition diagram, and the architecture, for example, the number of bits and the number of function registers of the logic block is determined.
  • the logic 'test design process S 2 is described in the logic 'test design process S 2, is described a system function design step S, the
  • the shape and electrical performance such as Bok Rungis evening based on production conditions of the semiconductors devices with structure description language or schematic of the foregoing is designed. Furthermore, basic circuits and circuit cells are designed on the basis of these, and the entire circuit is designed.
  • layout design process S 4 the arrangement of the logic gate Bok using logic cell library that has been prepared by a logical 'test design process S connection information obtained by 2 and the circuit device design step S 3, the wiring is performed
  • design data that is an outline of the pattern of the photomask M is determined.
  • this design data is generally designed in a hierarchical manner, and the design efficiency is improved by reducing the complexity of the design.
  • the artwork process S 5, against the design data in the layout design process S 4, it is an drawing data subjected to a treatment capable processed by the drawing device. Then, as described above, when the drawing data is applied to the drawing apparatus A, a photomask M on which a predetermined pattern is formed is obtained.
  • a photomask M is manufactured according to the flowchart shown in FIG. That is, the design data before and after the layout pattern design change is compared (100). Next, the influence range of the design data before the change in the design data after the change, that is, the change area in the design data after the design change is obtained from the comparison result (200). New drawing data is created based on the data (300).
  • FIG. 3 (a) shows the design data D before the design change.
  • 3 (b) is a design data D N after the design change.
  • the pattern P shown in Fig. 3 (a) was changed due to a design change.
  • FIG. 3 (b) a case where the pattern P N has been moved downward in the drawing is shown. Therefore, by comparing the two design data Do and DN with each other, the changed area R is obtained (FIG. 3 (c)).
  • FIG. 4 (b) new drawing data S N is created for the change area R, and the drawing data S N and the drawing data So other than the change area R shown in FIG. rendering data S a of the whole when synthesizing the (drawing data excluding the modified area R by graphical operation from before the change drawing data) pattern is obtained, et al. (FIG. 4 (c)).
  • a photomask M is created using the drawing data S A shown in FIG. 4 (c).
  • the photomask M After the photomask M is prepared, including the embodiments described below, exposure is performed using the photomask M. Although the details will be described later, the exposure is to transfer a pattern formed on the photomask M onto the semiconductor wafer W to form a predetermined printed circuit. Each of the masks M is set at a predetermined position to perform pattern exposure.
  • FIG. 5 is a flowchart of the process
  • FIG. 6 shows an output figure of a changed region R obtained by executing the process.
  • an EOR Exclusive OR
  • FIG. 6 only different patterns ⁇ and PN (in the illustrated case, the pattern PO before the change and the pattern P N after the change) are extracted from the design data before and after the change.
  • the obtained minimum value is rounded down to a coordinate value that is a multiple of the minimum drawing unit (for example, 0.025 m) of the drawing device (203). Specifically, for example, if the minimum value of the X coordinate is 1.53 m, set it to 1.525 / m. Similar processing is performed for the minimum value of the Y coordinate. As a result, the minimum correction value that can be handled accurately by the drawing device
  • the maximum value is rounded up to a coordinate value that is a multiple of the minimum drawing unit of the drawing device (204). This is done in the same way as finding the modified minimum, for example, if the maximum value of the X coordinate is 2.56 m, it will be 2.575 m. In this case, the same applies to the minimum value of the Y wing.
  • the corrected maximum value (Xmu-i, ⁇ ,.,-. Di) is obtained.
  • modified maximum value (X m ,, H, Ym, -.. Di) may be obtained earlier towards the.
  • the E 0 R area becomes the change area R as it is.
  • each region of the C has a range surrounded by a broken line illustrated in the figure there range respectively have patterns P a, PB, and Pc as a graphic data.
  • Each block A, B, respectively block D in the C, E, block F, G, block H, I have cage containing Marete by a range surrounded by a broken line a figure existing range, respectively pattern P D , PE, PF, PG, PH, P, as graphic data.
  • Each graphic data is the coordinate system of the block to which it belongs (i.e., for example, the coordinate system of the pattern P A block A, the coordinates of the pattern P D block D System) is expressed.
  • the pattern P CN indicated by the chain line pattern P c is two points is a graphic data of the block C are respectively changed to a pattern P HN
  • the pattern P H is the graphic data of the block H is indicated by the two-dot chain line You.
  • the shaded portion is the change area R.
  • FIG. 9 shows the arrangement relationship of FIG. As shown in this figure, FIG. 8 shows design data hierarchically designed with block T as a vertex. For example, block T is parent data of blocks A, B, and C, and block A is blocks D, E Parent data.
  • design data of the smallest block including the change area R obtained as described above is obtained, This is set as parent data (301).
  • this is the parent data.
  • the design data of the lower hierarchy of the parent data that is, the child data is related to the change area R (302).
  • the block H is the force applied to the change area scale, and the block I is not applied. Therefore, in this case, the graphic coordinates of the block H covering the change area R in the child data are converted into the coordinate system of the block C which is the parent data (303). Thereby, the relative positional relationship of the graphic data of the block H in the block C is determined.
  • such processing is not performed on the block I that does not cover the change area R.
  • the above processing is performed for the following reason. That is, all figures in the drawing data are expressed in the coordinate system of the semiconductor chip, and the change region R is also expressed in this coordinate system.
  • the design data is hierarchically designed as described above. Therefore, it is only necessary to convert only the part of the child data in which the figure exists in the change region R to the coordinate system of the parent data and change them. If the figure existence range does not extend to the change area R, the child data is not subjected to coordinate conversion. As a result, only the necessary design data can be extracted and processed, and the change processing can be performed at high speed.
  • FIG. Illustrated the data structure of the design data for performing the change processing is shown in FIG. Illustrated As shown, this data structure is composed of block I, child block list, parent block list, layout information, and graphic data. This structure will be described by taking block A in the hierarchical structure in FIG. 9 as an example.
  • the block name of the target block (Block A), the head address of the child block list of the block (Block D), the head address of the parent block list (Block T), the figure existence range (Minimum value of coordinates of block A (X mi).
  • the child block list that has received the head address of the child block list stores the block list address (block D for block A) and the address of the next child block list (block E). Then, when the block list address is searched for the block list of the desired child block, various data centering on the block are expanded.
  • the parent block list that received the parent block list head address includes the block block K (block T for block A) and the address of the next parent block list (where block A has only block T as the parent block). There is none), and the location information address to the parent block (location information of block A in block T) is stored. And, as in the case of the child block list! If you search the block list of the desired parent block from the address, various data centered on that block will be developed.
  • the arrangement information stores the arrangement coordinates of the child block in the parent block (the arrangement coordinates of block A in block T). This data is used when the graphic coordinates are converted to the coordinate system of the parent block.
  • the figure data having received the figure data head address stores the layer name of the figure data, the next figure data address, the number of vertices of the figure data, and specific figure vertices.
  • the photomask M created by the above method is set in, for example, an exposure apparatus as shown in FIG. 12 and exposed.
  • a photomask (including a phase shift mask) M in the embodiment described below also has a pattern image transferred onto a semiconductor wafer W by the same procedure using, for example, the same exposure apparatus as in the present embodiment. You.
  • the illustrated exposure apparatus 10 is a reduced projection exposure apparatus that forms a mask pattern on a semiconductor wafer W by, for example, an area of 15 to 20 square meters by step and repeat.
  • the photomask M is a step-and-scan type light exposure device employing a catadioptric reduction optical system, an X-ray exposure device using soft X-rays,
  • the registry is spin-coated.
  • the semiconductor wafer W is placed on the housing 21 and is moved vertically and horizontally by the Z-axis carriage 22, the X-axis carriage 23, and the Y-axis carriage 24. It is designed to be step driven.
  • the photomask M for transferring a predetermined pattern onto the prebaked semiconductor wafer W is, for example, a reticle on which an original image of an integrated circuit pattern having a size five times the actual size is formed. Therefore, the pattern image is formed on the semiconductor wafer W. Exposure is performed by reducing the projection to 1/5.
  • the semiconductor wafer W is mounted on the wafer stage 21 and driven by the X, ⁇ , and Z-axis carriages 2, 2, 23, and 24. This is positioned at the exposure position. Further, the photomask M is set on the mask moving table 20 and is arranged on the optical path from the exposure light source 11 to the semiconductor wafer W, and is moved horizontally to perform the same positioning. After setting as described above, when the exposure light L is irradiated from the exposure light source 11, the exposure light L is incident on the photomask M, and is converted into a spot light beam by the reduction projection lens 19, and the light of the stage 21 is adjusted. The light is incident on the resist surface of the upper semiconductor wafer W. As a result, the pattern image is transferred to the semiconductor wafer W.
  • the resist After exposure, the resist is developed using a developer to form a resist pattern. The developer and rinse remaining in the resist are removed by evaporation to cure the resist. Finally, the mask pattern is finally transferred through the following processes: ashing and oxidizing removal of the unnecessary resist. The obtained semiconductor wafer w is obtained.
  • FIG. 13 is a flowchart showing an outline of a photomask manufacturing method according to another embodiment of the present invention.
  • FIG. 14 is an explanatory view conceptually showing the details of a photomask design change.
  • FIG. 15 is an explanatory diagram showing a hierarchical structure of design data constituting the photomask of FIG. 14.
  • the process up to the step of narrowing down the design data before and after the design change (600) and obtaining the change area in the design data after the change (700) is the same as that of the previously described embodiment.
  • the parent block, which is the design data of the minimum block including the change area, and the child block, which is the design data of the lower hierarchy, are extracted (80). 0).
  • each block has the same hierarchical structure as FIG. 9 as shown in FIG.
  • the shaded portion is the change area R.
  • the block C which is the minimum block including the change area R
  • the block C and the two blocks H.I which are the design data of the lower hierarchy, are extracted. . Therefore, as shown in the hatched portion in FIG. 14 and the hatched portion in FIG. 5, the blocks to be changed are C, H, and I.
  • the change area R Block I which is not affected by this, is different from the above-mentioned embodiment, which is excluded from the change.
  • new drawing data is created for the parent data (in the illustrated case, block C) and the child data (similarly, blocks H and I) according to the changed contents (900). Then, in the manner described above, the created drawing data and the unchanged drawing data are merged (100), and a photomask M is created (110). In this way, the parent data for the change area R and all the child data of this parent data Even if data is extracted and new drawing data is created for them,
  • a mask pattern for the accompanying photomask M can be created in a short time.
  • FIG. 16 is a flowchart showing an outline of a method for manufacturing a phase shift mask (photomask) according to still another embodiment of the present invention.
  • FIGS. 17 to 20 are explanatory diagrams of a phase shift mask with an auxiliary pattern, and FIG. 17 is an explanatory diagram showing a transfer pattern formed on a semiconductor wafer according to the flowchart of FIG.
  • FIG. 18 is an explanatory view showing a mask pattern,
  • FIG. 19 is an explanatory view showing a transfer pattern formed on a semiconductor substrate by the mask pattern of FIG. 18, and
  • FIG. 20 is a transfer pattern of FIG.
  • FIG. 4 is an explanatory diagram showing a mask pattern for forming a transfer pattern.
  • FIG. 21 to 24 are explanatory diagrams of a Levenson type phase shift mask
  • FIG. 21 shows a transfer pattern formed on a semiconductor device in accordance with the flowchart of FIG. 22 is an explanatory view showing a mask pattern
  • FIG. 23 is an explanatory view showing a transfer pattern formed on a semiconductor substrate by the mask pattern of FIG. 22, and
  • FIG. 24 is a transfer pattern of FIG. 21.
  • FIG. 4 is an explanatory view showing a mask pattern for forming a mask.
  • phase shift mask For example, a phase shift mask with an auxiliary pattern applied to the formation of a contact hole or the like is provided with an auxiliary opening having a size that is not transferred onto the substrate, and a phase shifter is provided at the opening or the auxiliary opening. And inverts the phase of light transmitted through the portion where the phase shifter is provided. Thereby, the spread of the skirt of the light intensity distribution of the transmitted light is suppressed, a steep light intensity distribution is obtained, and pattern formation is performed with good resolution.
  • a Levenson-type phase shift mask applied to the formation of a wiring layer has a phase shifter for inverting the phase on one side adjacent to an opening on the mask. Since the phases of the adjacent transmitted lights are inverted, they act to cancel each other out, so that the light intensity at the boundary of the transfer region becomes 0, and the pattern is formed with good resolution.
  • the present invention is not limited to a self-aligned phase shift mask or a transmission type phase shift mask. It is also applied to other phase shift masks such as a foot mask.
  • This embodiment is a method for manufacturing a phase shift mask for transferring a pattern onto a semiconductor substrate while selectively shifting the phase of light.
  • a provisional phase shift mask is prepared. Create typical drawing data (12000).
  • the phase shift mask with the auxiliary pattern is a pattern to be formed as shown in FIG. 18 (a).
  • auxiliary apertures 32 are formed automatically in which a sub-resolution phase shifter made of, for example, PMMA (polymethyl methacrylate) or SiO 2 film is formed.
  • Figure 18 (b) By synthesizing such a mask pattern, provisional drawing data S shown in FIG. 18 (c) is created.
  • the phase shift mask has a defect peculiar to the phase structure called a shift pattern defect. Therefore, in order to prevent the occurrence of shift pattern defects, an exposure prediction operation is performed on the drawing data S shown in FIG. 18 (c) in the physical mask pattern state by, for example, the die ratio reduction method (1). 3 0 0), and compares the calculation result with the design pattern. Then, an area where a shift pattern defect occurs in the drawing data S, that is, an area requiring correction, that is, a correction area R is obtained from the exposure prediction calculation result (140).
  • FIG. 19 shows the prediction result based on the drawing data S in FIG. 18 (c), that is, the pattern formed on the semiconductor wafer.
  • the drawing data S of FIG. 18 (c) an unnecessary pattern is formed between two transfer patterns as shown in the figure. Therefore, in the drawing data S, the auxiliary opening 32 between the transfer regions 31 becomes the correction region R.
  • new drawing data S according to the correction contents is created only for the area R (1500). That is, data correction is performed by restricting the automatic generation mode of the auxiliary opening 32, and the correction region R is formed as an integrated auxiliary opening 32 as shown in FIG. 20 (b). Then, the entire area is merged with the part that does not need to be corrected to form an auxiliary opening 32 shown in FIG.
  • the Levenson-type phase shift mask is designed to invert the phase of the transmitted light between adjacent transfer areas. Every other phase shifter is provided. Therefore, in order to form such a transfer pattern 30, a mask pattern having a transfer region 31a without a phase shifter shown in FIG. 22 (a) and a phase shifter shown in FIG.
  • the provisional drawing data S shown in FIG. 22 (c) is created using the mask pattern formed with the transfer region 31b having the following (1200).
  • new drawing data S is created for the correction area R only in accordance with the correction contents (1500).
  • a correction to form an auxiliary pattern 31c having a width W is made, and this is merged with Figs. 24 (a) and (b) to 4
  • the drawing data S shown in (d) is used (16000).
  • the left transfer area 31a becomes wider than the others by the width W in anticipation of the pattern narrowing.
  • the process (1) is performed until there is no area that needs to be corrected. 3 0 0-1 6 0 0) is repeated. At this time, it is desirable to perform the exposure prediction calculation only for the correction region R.
  • a phase shift mask is created (1700).
  • the correction region R is obtained based on the result of the exposure prediction calculation, and a new drawing data S is created only for the changed region R.
  • Overtime correction work can be performed in a short time.
  • the method for manufacturing a photomask, the method for manufacturing a phase shift mask, and the method for manufacturing a semiconductor device according to the present invention are suitable for use in a technique for changing the layout of a photomask forming a circuit element.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

明 細 書 フォ 卜マスクの製造方法および位相シフ 卜マスクの製造方法ならびに半導体装置 の製造方法 技術分野
本発明はマスクの製造技術に関し、 特に、 回路素子を半導体ウェハ上に形成す るフォ 卜マスクのマスクパターンのコンピュータ支援による自動レイァゥ 卜に適 用して有効な技術に関する。 背景技術
今日、 半導体装置は高集積化、 高機能化の一途を迪つている。 そして、 集積度 が高くなればなるほど、 製品開発に要する人と時間は加速度的に增加する。 その 一方で、 市場のニーズにいち早く対応するため、 あるいは製品ライフサイ クルの 短命化のため、 製品開発期間の短縮化というテーマが常に課されている。 このよ うな環境下において、 半導体ウェハ上に電子回路を形成するフォ トマスクのマス クパターンの設計については設計自動化 (D A : Des i gn Au toma t i on)を図ること によって前記した短縮化の要求に応えている。
しかし、 論理設計から始まって最終的にマスクが作成されるまでには、 たとえ ば 3週間以上といった長期にわたるのが一般的である。 したがって、 D Aにより 短縮化されたとはいえ、 製品開発の一連のプロセスの中でマスク設計が占める時 間的割合は比餃的大きなものである。 このようなことから、 設計デ一夕の一部に 変更があった場合にすべてのレイァゥ トパターンに対してマスクパターンを作り 直すこととすれば、 変更処理時間は前述した新規作成時と同程度の膨大なものに なる。
そこで、 設計変更に合わせてマスクパターンを効率よく修正するために様々な 技術が提案されている。 たとえば特開平 5— 3 2 3 5 6 5号公報には、 マスク層 毎に来歴管理を行つてレイァゥ トデータの誤修正を防止する技術が記載されてい る。 また、 特開平 4 - 3 7 2 1 5 5号公報には、 基準パターンと変更パターンと の相違点をりス ト出力して変更ミ スをチヱック し、 エディ 夕でパターン修正を行 う技術が記載されている。 特開平 4 - 2 3 8 5 7 9号公報には、 変更されたプロ ックゃネッ 卜を変更前データから削除し、 削除により未配置となった箇所を再配 置し、 さらに追加されたブロックやネッ トを配置する技術が記載されている。 特 開平 4 _ 3 2 9 7 3号公報には、 入力されたパターンデータから使用マスクおよ び構成要素を決定してマスクパターンを作成する技術が記載されている。 特開平 5 - 6 7 7 5 6号公報には、 了ドレス情報ファイルを対話的に変更し、 変更され たフアイルに従ってマスク R O M用マスクパターンを発生させる技術が記載され ている。 特開平 3 - 2 0 6 6 4 6号公報には、 複数のマスクデータをデザィ ンル ールの異なる集積回路を一つの集積回路に併合する技術が記載されている。 特開 昭 6 1 — 1 0 5 8 8 9号公報には、 マスタと変更部分のマスクデータを統合して、 配線のない領域に配線パターンを形成する技術が記載されている。 そして、 特開 平 3— 2 6 9 7 6 7号公報には、 設計変更に伴う改造部分を特定して電子回路の 設計を行う技術が記載されている。
しかし、 前記した技術では、 いずれも変更作業をどのように行えば効率的かと いう作業内容に着目した考察はなされていない。 したがって、 実際の作業におい てはかなりの範囲に亙って新規作成と同様の手順に沿ってパターンレイァゥ 卜を 行う必要が生じるものと想定され、 大幅な時間短縮化は困難と思われる。
また、 光の位相を選択的にシフ 卜させながら半導体ウェハ上にパターンを転写 する位相シフ トマスクにあっては、 シフ トパターン欠陥の発生を防止するために マスクパターン状態で露光予測演算を実行して設計パ夕一ンが再現されるかが検 証される。 そして、 シフ トパターン欠陥が発生するおそれがある埸合には、 その 箇所に必要な修正を加えられる。 この修正作業も前記した変更作業と同様に迅速 性が要求される。
そこで、 本発明の目的は、 設計変更に伴うフォ 卜マスクのマスクパターンを短 時間のうちに作成することのできる技術を提供することにある。
本発明の他の目的は、 位相シフ トマスクの製造における描画デ一夕修正作業を 短時間のうちに行うことのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、 本明細書の記述および添 付図面から明らかになるであろう。 発明の開示
本願において開示される発明のうち、 代表的なものの概要を簡単に説明すれば、 次の通りである。
すなわち、 本発明によるフォ トマスクの製造方法は次の工程 (a ) 〜 ( e ) を 含むことを特徴とするものである。
( a ) 設計変更前後における設計データを相互に比絞する工程、
( b ) その比絞結果から変更後の設計データにおいて変更前の設計データと異な つている変更領域を求める工程、
( c ) 変更領域について変更内容に沿った新たな描画データを作成する工程、
( d ) 変更領域の描画データと設計変更前において既に作成されている変更領域 以外の描画データとを合成する工程、
( e ) 合成された描画データに基づいて設計変更後のフォ トマスクを製造するェ 程。
このフォ トマスクの製造方法において、 前記 ( C ) 工程は次の工程 ( C 1 ) ~
( C 3 ) により構成することができる。
( C , ) 階層化設計された設計データのうちで変更領域を包含する最小ブロック の設計データである親データを求める工程、
( c 2 ) この親データの下位の階層の設計デ一夕である子データのうちで変更領 域にかかる子データの図形座標を親データの座標系に変換する工程、
( c 3 ) 親データおよび座標変換された子データについて変更内容に沿った新た な描画デ一夕を作成する工程。
また、 本発明によるフォ トマスクの製造方法は次の工程 ( a ) 〜 ( f ) を含む ことを特徴とするものである。
( a ) 設計変更前後における設計データを相互に比較する工程、
( b ) その比較結果から変更後の設計データにおいて変更前の設計データと異な つている変更領域を求める工程、
( c ) 階層化設計された設計データのうちで変更領域を包含する最小プロックで ある親データおよびその下位の階暦の設計データである子データを抽出する工程、
― ( d ) 抽出された親データおよび子データについて変更内容に沿った新たな描画 データを作成する工程、
( e ) 描画データと設計変更前において既に作成されて変更が加えられていない 描画データとを合成する工程、
( f ) 合成された描画データに基づいて設計変更後のフォ トマスクを製造するェ 程。
本発明による位相シフ 卜マスクの製造方法は次の工程 (a ) 〜 ( f ) を含むこ とを特徴とするものである。
( a ) 位相シフ トマスクについての暫定的な描画データを作成する工程、
( b ) この描画デ一夕に基づいて露光予測演算を行う工程、
( c ) 露光予測演算結果から描画データにおいて修正が必要な領域を求める工程、 ( d ) 修正が必要な領域が存在した場合にはその領域について修正内容に沿つた 新たな描画データを作成する一方、 存在しない場合には ( f ) 工程に移行するェ 程、
( e ) 描画データと修正が不要な描画データとを合成する工程、
( f ) 合成された描画データに基づいて位相シフ トマスクを製造する工程。
この位相シフ 卜マスクの製造方法において、 (d ) 工程において新たな描画デ —夕を作成した後、 修正された領域について限定的に露光予測演算を行いながら 適切な前記描画データを作成することが望ましい。
本発明による半導体装置の製造方法は、 フォ トマスクに形成されたパターンを 半導体ウェハ上に転写して所定の電子回路を形成するもので、 次の工程 ( a ) 〜 ( h ) を含むことを特徴とするものである。
( a ) フォ 卜マスクの設計変更前後における設計データを相互に比絞する工程、 ( b ) その比較結果から変更後の設計データにおいて変更前の設計データと異な つている変更領域を求める工程、
( c ) 変更領域について変更内容に沿った新たな描画データを作成する工程、
( d ) 変更領域の描画データと設計変更前において既に作成されている変更領域 以外の描画デ一夕とを合成する工程、 (e) 合成された描画データに基づいて設計変更後のフォ トマスクを製造するェ 程、
( f ) フォ ト レジス 卜の塗布された半導体ウェハを露光装置のゥヱハステージに 搭載してこれを露光位置に位置決めする工程、
(g) 製造された前記フォ トマスクを露光光源から前記半導体ゥ ハに至る光路 上に配置する工程、
(h) フォ 卜マスクに露光光を照射してフォ トマスクに形成されたパターンを半 導体ゥ -ハ上に露光する工程。
この半導体装置の製造方法において、 前記 (c) 工程は次の工程 ( C l ) ~ ( c 3 ) により構成することができる。
( c , ) 階屨化設計された設計データのうちで変更領域を包含する最小ブロック の設計データである親デ一夕を求める工程、
(c2 ) この親データの下位の階層の設計データである子データのうちで変更領 域にかかる子データの図形座標を親データの座標系に変換する工程、
(ca ) 親データおよび座標変換された子データについて変更内容に沿った新た な描画データを作成する工程。
本発明による半導体装置の製造方法は、 フォ 卜マスクに形成されたパターンを 半導体ウェハ上に転写して所定の電子回路を形成するもので、 次の工程 (a ) 〜
( i ) を含むことを特徴とするものである。
(a) フォ トマスクの設計変更前後における設計データを相互に比較する工程、
(b) その比較結果から変更後の設計データにおいて変更前の設計データと異な つている変更領域を求める工程、
( c ) 階層化設計された設計データのうちで変更領域を包含する最小プロックで ある親デ一夕およびその下位の階層の設計データである子データを抽出する工程、 (d) 抽出された親データおよび子データについて変更内容に沿った新たな描画 データを作成する工程、
( e ) 作成された描画データと設計変更前において既に作成されて変更が加えら れていない描画データとを合成する工程、
( f ) 合成された描画データに基づいて設計変更後のフォ 卜マスクを製造するェ 程、
( g ) フォ トレジス 卜の塗布された半導体ウェハを露光装置のゥヱハステージに 搭載してこれを露光位置に位置決めする工程、
( h ) 製造されたフォ トマスクを露光光源から半導体ウェハに至る光路上に配置 する工程、
( i ) フォ トマスクに露光光を照射してフォ トマスクに形成されたパターンを半 導体ウェハ上に露光する工程。
本発明による半導体装置の製造方法は、 位相シフ トマスクに形成されたパ夕一 ンを半導体ゥ ハ上に転写して所定の電子回路を形成するもので、 次の工程 (a ) ~ ( i ) を含むことを特徴とするものである。
( a ) 位相シフ 卜マスクについての暫定的な描画データを作成する工程、
( b ) その描画データに基づいて露光予測演算を行う工程、
( c ) 露光予測演算結果から描画データにおいて修正が必要な領域を求める工程、
( d ) 修正が必要な領域が存在した場合にはその領域について修正内容に沿った 新たな描画データを作成する一方、 存在しない場合には ( f ) 工程に移行するェ 程、
( e ) 描画データと修正が不要な描画データとを合成する工程、
( f ) 合成された描画データに基づいて位相シフ トマスクを製造する工程、
( g ) フォ ト レジス 卜の塗布された半導体ゥヱハを露光装置のゥヱハステージに 搭載してこれを露光位置に位置決めする工程、
( h ) 製造された位相シフ トマスクを露光光源から半導体ウェハに至る光路上に 配置する工程、
( i ) 位相シフ トマスクに露光光を照射して位相シフ トマスクに形成されたパタ —ンを半導体ウェハ上に露光する工程。
この半導体装置の製造方法において、 前記 (d ) 工程において新たな描画デー 夕を作成した後、 修正された領域について限定的に露光予測演算を行いながら描 画データを作成することが望ま しい。
これにより、 設計変更に伴うフォ トマスクのマスクパターンを短時間のうちに 作成することが可能になる。 また、 位相シフ トマスクの製造において、 描画デ一 夕修正作業を短時間のうちに行うことができる。 図面の簡単な説明
図 1 はフォ 卜マスクの設計 ·開発の流れを示す工程図、 図 2は本発明の一実施 の形態であるフォ トマスクの製造方法の概略を示すフローチヤ一 ト、 図 3および 図 4 は図 2のフローチヤ一トに沿う説明図、 図 5は図 2のフローチヤ一 卜の一部 を詳細に示すフローチヤ一ト、 図 6は図 5のフローチヤ一トを実行する際におけ る変更領域の出力図形を示す説明図、 図 7は図 2のフローチヤ一トの他の一部を 詳細に示すフローチヤ一 ト、 図 8はフォ トマスクの設計変更内容を概念的に示す 説明図、 図 9は図 8のフォ 卜マスクを構成する設計データの階層構造を示す説明 図、 図 1 0はレイァゥ ト設計において格納されている設計データのデータ構造を 示す概念図、 図 1 1は図 2のフローチャートのさらに他の一部を詳細に示すフロ —チャー ト、 図 1 2は製造されたフォ トマスクが用いられる露光装置を示す概略 図、 図 1 3は本発明の他の実施の形態であるフォ 卜マスクの製造方法の概略を示 すフローチヤ一 ト、 図 1 4 はフォ トマスクの設計変更内容を概念的に示す説明図、 図 1 5は図 1 4のフォ トマスクを構成する設計データの階層構造を示す説明図、 図 1 6は本発明のさらに他の実施の形態のフォ 卜マスクである位相シフ 卜マスク の製造方法の概略を示すフローチヤ一卜、 図 1 7は図 1 6のフローチヤ一 卜に従 つて半導体ゥヱハ上に形成される転写パターンを示す説明図、 図 1 8はマスクパ ターンを示す説明図、 図 1 9は図 1 8のマスクパターンによって半導体ゥヱハ上 に形成される転写パターンを示す説明図、 図 2 0は図 1 7の転写パターンを形成 するためのマスクパターンを示す説明図、 図 2 1は図 1 6のフローチャートに従 つて半導体ゥ ハ上に形成される他の転写パターンを示す説明図、 図 2 2はマス クパターンを示す説明図、 図 2 3は図 2 2のマスクパターンによって半導体ゥェ ハ上に形成される転写パターンを示す説明図、 図 2 4は図 2 1 の転写パターンを 形成するためのマスクパターンを示す説明図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を、 図面に基づいて詳細に説明する。 なお、 実施の 形態を説明するための全図において同一の機能を有する部材には同一の符号が付 _ されており、 その繰り返しの説明は省略されている。
図 1 はフォ 卜マスクの設計 ·開発の流れを示す工程図、 図 2は本発明の一実施 の形態であるフォ 卜マスクの製造方法の概略を示すフローチヤ一ト、 図 3および 図 4は図 2のフローチャー トに沿う説明図、 図 5は図 2のフローチャー トの一部 を詳細に示すフローチヤ一ト、 図 6は図 5のフローチヤ一卜を実行する際におけ る変更領域の出力図形を示す説明図、 図 7は図 2のフローチヤ一 卜の他の一部を 詳細に示すフローチヤ一卜、 図 8はフォ 卜マスクの設計変更内容を概念的に示す 説明図、 図 9は図 8のフォ トマスクを構成する設計データの階層構造を示す説明 図、 図 1 0はレイァゥ ト設計において格納されている設計データのデ一夕構造を 示す概念図、 図 1 1 は図 2のフローチヤ一 卜のさらに他の一部を詳細に示すフロ 一チャー ト、 図 1 2は製造されたフォ トマスクが用いられる露光装置を示す概略 図である。
半導体ウェハ W (図 1 2 ) の上に転写される回路パターンや配線パターンとい つた所定のパターンが形成されたフォ トマスク M (図 8、 図 1 2 ) の設計 · 開発 は、 コンピュータ支援による設計自動化のもと、 図 1に示すように、 上流から下 流に向かって、 システム ·機能設計工程 S , 、 論理 · テス ト設計工程 S 2 、 回路
• デバイス設計工程 S 3 、 レイァゥ ト設計工程 S 4 、 ァー トワーク処理工程 S 5 により構成されている。 そして、 各工程 s , 〜s 5 に対応して例示されているソ フ トウヱァゃデータベースなどに基づきヮ一クステーショ ン W Sを操作すること により処理が実行されて行き、 ァ一 卜ワーク処理工程 S 5 で作成された描画デ一 夕をマスクパターン描画装置 (以下、 単に Γ描画装置」 という。 ) Aにかけてフ ォ トマスク Mが製造されるようになっている。
ここで、 各工程 ~ S 5 にて実行される処理内容の概略を説明すると次のよ うなものである。
先ず、 システム ·機能設計工程 S , では、 システム仕様に基づいて半導体装置 の機能仕様が作成され、 動作の詳細が設計される。 ここでは、 機能記述言語や状 態遷移図を用いながら半導体装匱の動作が定められて行き、 たとえば論理ブロッ クの機能レジスタのビッ ト数や個数といったアーキテクチャが確定される。 論理 ' テス ト設計工程 S 2 では、 システム ·機能設計工程 S , により記述され
― た機能設計データに基づいて論理ゲート (N A N D、 O R、 インバー夕など) 単 位のレベルにまで具体化される。 つまり、 構造記述言語や論理図を使用して、 論 理回路構造に主眼をおいた設計が行われる。 さらに、 シミ ュレーショ ン · チエツ クにより論理誤りが訂正される。
回路 · デバイス設計工程 S 3 では、 前述の構造記述言語や回路図を用いて半導 体装置の製造条件に基づいた 卜ランジス夕などの形状や電気的性能などが設計さ れる。 さらに、 これらをべ一スにして基本回路や回路セルの設計、 さらには全体 回路の設計がされる。
レイアウ ト設計工程 S 4 では、 論理 ' テス ト設計工程 S 2 により得られた接続 情報と回路 · デバイス設計工程 S 3 により準備された論理セルライブラリを用い て論理ゲー 卜の配置、 配線が行われてフォ トマスク Mのパターンの概略である設 計データが決定される。 なお、 後述するように、 この設計データは一般的には階 層化設計されており、 設計の複雑化を緩和して設計効率の向上が図られている。 アートワーク処理工程 S 5 では、 レイアウ ト設計工程 S 4 での設計データに対 し、 描画装置で処理可能な加工を施して描画データとするものである。 そして、 前述のように、 この描画データを描画装置 Aにかけると所定のパターンが形成さ れたフォ 卜マスク Mが得られる。
ここで、 以上のようなプロセスを経て描画データが作成された後に設計変更が 発生した場合、 あるいは、 さらに進んでフォ トマスク Mが製造された後に設計変 更が発生した場合、 本実施の形態では図 2に示すようなフローチヤ一卜に従って フォ 卜マスク Mが製造される。 すなわち、 レイァゥ トパターンの設計変更前後の 設計データを比較する ( 1 0 0 ) 。 次に、 その比較結果から変更後の設計データ における変更前の設計データの影響範囲、 つまり設計変更後の設計データにおけ る変更領域を求め ( 2 0 0 ) 、 この変更領域について変更後の設計データを基に して新たな描画データを作成する ( 3 0 0 ) 。 そして、 この変更領域の描画デー 夕と変更領域以外の描画データ (この描画データは設計変更前に既に作成した描 画データの一部である) とを合成、 すなわちマージし ( 4 0 0 ) 、 フォ トマスク Mを作成する ( 5 0 0 ) 。 このフローに対応した図を図 3および図 4に示す。 図 3 (a) は設計変更前の 設計データ D。 、 図 3 (b) は設計変更後の設計データ DN である。 ここでは、 設計変更により図 3 (a) に示すパターン P。 が図 3 (b) に示すように図面下 方に移動してパターン PN となったケースが示されている。 したがって、 この 2 つの設計データ Do , DN を相互に比較することにより変更領域 Rが求められる ことになる (図 3 (c) ) 。 そして、 図 4 (b) に示すように、 変更領域 Rにつ いて新たな描画データ SN を作成し、 この描画データ SN と図 4 (a) に示す変 更領域 R以外の描画データ So (変更前の描画データから図形演算により変更領 域 Rを除いた描画データ) とを合成するとパターン全体の描画データ SA が得ら れる (図 4 ( c ) ) 。 そして、 図 4 ( c ) に示す描画データ SA でフォ 卜マスク Mを作成する。
なお、 以下に記載する実施の形態を含め、 フォ トマスク M作成後は、 これを用 いて露光が行われる。 詳細は後述するが、 露光はフォ トマスク Mに形成されたパ ターンを半導体ウェハ Wの上に転写して所定の霍子回路を形成するもので、 レジ ストの塗布された半導体ゥヱハ Wおよびフォ 卜マスク Mをそれぞれ所定位置にセ ッ トしてパターン感光するものである。
ここで、 図 2にて示された変更領域 R (図 3 (c) ) を求める工程、 変更領域 Rの描画データ SN (図 4 (b) ) を作成する工程ならびにこの描画データ SN と描画デ一夕 S。 (図 4 (a) ) とをマージする工程のそれぞれの詳細について 以下に順を追って説明する。
最初に変更領域 Rを求める工程について説明する。 ここでは、 当該工程のフロ —チャー トである図 5、 およびこの工程を実行するにおいて得られる変更領域 R の出力図形を示す図 6を用いて説明する。
図 5に示すように、 先ず、 変更前の設計データと変更後の設計データとの図形 演算で E OR (Exclusive OR—排他的論理和) 領域を求める ( 2 0 1 ) 。 これに より、 図 6に示すように、 変更前後の設計データにおいて異なるパターン Ρο , PN (図示する場合には変更前のパターン PO と変更後のパターン PN ) のみが 抽出される。
次に、 抽出された E OR領域のすべての出力図形の座標値のうちの最小値 (X mi„ , Ymin ) と最大値 (Xm,, . Ym.x ) とを求める ( 2 0 2 ) 。
そして、 求めた最小値を描画装置の描画最小単位 (たとえば 0.025 m) の倍 数の座標値に切り捨てる ( 2 0 3 ) 。 具体的には、 たとえば X座標の最小値が 1. 53 mならば 1.525 /mにする。 Y座標の最小値についても同様の処理を行う。 これにより、 描画装置にて精度よく取り扱うことが可能な修正最小値
i , Υπ,, η-.d i ) が求められる。
続いて、 最大値を描画装置の描画最小単位の倍数の座標値に切り上げる (2 0 4 ) 。 これは、 修正最小値を求める場合と同様にして行われ、 たとえば X座標の 最大値が 2.56 mならば 2.575 mにする。 ここでも、 Y座棟の最小値について も同様に行う。 これにより、 修正最大値 (Xmu- i , Υα,. ,-.d i ) が求められ る。 なお、 修正最大値 (Xm,,H , Ym.,-.d i ) の方を先に求めるようにして もよい。
このようにして求められた修正最小値 (Xm i n-,«H ,
Figure imgf000013_0001
n-.d i ) と修正最大 値 (Xm, - ,<n . Ym.x-.. j ) とを対向する角の座標にして矩形を作れば (2 0 5) 、 図 6の破線にて示すような変更領域 Rが得られる。 なお、 本実施の形態で は、 高精度処理を実行するために座標値の切り上げ、 切り捨てにより修正値を求 めているが、 求められた座標値をそのまま用いることもできる。 この場合には、
E 0 R領域がそのまま変更領域 Rになる。
次に、 変更領域 Rの描画データを作成する工程について図 7〜図 1 0を用いて 説明する。
図 8にて概念的に示すように、 半導体チップの全体領域 (あるいは一部の機能 領域) に相当するフォ トマスク Mの全体をプロック Tで表した場合、 このブロッ ク T内に配置されたブロック A, B, Cの各領域は図示する破線で囲まれた範囲 を図形存在範囲と して有し、 それぞれパターン PA , PB , Pc を図形データと して有している。 そして、 各ブロック A, B, C内にはそれぞれブロック D, E、 ブロック F, G、 ブロック H, I が破線で囲まれた範囲を図形存在範囲と して含 まれており、 それぞれパターン P D , PE , P F , PG , PH , P , を図形デー タとして有している。 各図形データはそれが所属するブロックの座標系 (つまり、 たとえばパターン PA はブロック Aの座標系、 パターン PD はブロック Dの座標 系) で表現されている。 そして、 ここではブロック Cの図形データであるパター ン P c が二点鎖線で示すパターン P C Nに、 ブロック Hの図形データであるパター ン P H が二点鎖線で示すパターン P HNにそれぞれ変更される。 網掛け部分が変更 領域 Rである。
図 8の配列関係を表したのが図 9である。 この図にて示されるように、 図 8は ブロック Tを頂点と して階層化設計された設計データであり、 たとえばプロック Tはブロック A , B , Cの親データ、 ブロック Aはブロック D , Eの親データと なっている。
このような構成を前提にして、 本工程では、 先ず図 7のフローチヤ一トにて示 すように、 前述のようにして求められた変更領域 Rを包含する最小ブロックの設 計データを求め、 これを親データとする ( 3 0 1 ) 。 ここでは、 変更領域 Rはブ ロック Cに包含されているのでこれが親データとなる。
次に、 親データの下位の階層の設計データ、 つまり子データが変更領域 Rにか かっているかを検証する ( 3 0 2 ) 。 図 8に示すように、 プロック Cの下位の階 層の設計データである 2つのブロック H , Iのうち、 ブロック Hは変更領域尺に かかっている力 <、 ブロック I はかかっていない。 したがって、 ここでは子データ のうち変更領域 Rにかかっているプロック Hの図形座標を親データであるプロッ ク Cの座標系に変換する ( 3 0 3 ) 。 これにより、 ブロック Hの図形データのブ ロック Cにおける相対的な位置関係が確定される。 一方、 変更領域 Rにかかって いないブロック I についてはこのような処理は行われない。
以上の処理を行うのは次のような理由による。 すなわち、 描画データの図形は すべて半導体チップの座標系で表現されており、 変更領域 Rもこの座標系で表現 される。 一方、 設計データは上述のように階層化設計されている。 したがって、 子データの図形存在範囲が変更領域 Rにかかるもののみを親データの座標系に変 換してこれらを変更してやればよいことになる。 また、 図形存在範囲が変更領域 Rにかからなければその子データは座標変換対象ではなくなる。 これにより、 必 要な設計データのみを抽出加工することができ、 変更処理を高速に行うことが可 能になる。
ここで、 変更処理を行うための設計データのデータ構造を図 1 0に示す。 図示 するように、 このデータ構造はプロック一 I 、 子プロック リス ト、 親プロック リ ス ト、 配置情報および図形データから構成されている。 この構造を図 9の階層構 造におけるプロック Aを例にとって説明する。
ブロック一覽には、 対象となるブロックのブロック名 (ブロック A ) 、 そのブ ロックの子プロック リス 卜の先頭ァ ドレス (プロック D ) 、 親プロック リス トの 先頭ァ ドレス (プロック T ) 、 図形存在範囲 (プロック Aの座標の最小値 (X m i
„ , Y m i„ ) と最大値 (Xm, , , Y m. x ) ) 、 当該ブロックが有する図形データ の先頭ァ ドレスが格納されている。
子プロック リス 卜先頭ァ ドレスを受けた子プロック リス 卜には、 プロック一覧 ア ドレス (プロック Aに対するプロック D ) 、 次の子ブロック リス 卜のア ドレス (ブロック E ) が格納されている。 そして、 ブロック一覧ア ドレスから所望の子 プロックのブ口ックー覽を検索すると、 今度はそのプロックを中心にした各種の データが展開されるようになっている。
親ブロック リス ト先頭ァ ドレスを受けた親プロック リス トには、 プロック一 K (プロック Aに対するブロック T ) 、 次の親プロック リス トのァ ドレス (ここで ブロック Aの親ブロックはブロック Tのみであるので、 なし) 、 親ブロックへの 配置情報ア ドレス (ブロック Tにおけるブロック Aの配置情報) が格納されてい る。 そして、 子ブロック リ ス トの場合と同様に、 ブロック一!!ア ドレスから所望 の親プロックのプロックー覧を検索すると、 そのブロックを中心にした各種のデ —夕が展開される。
配置情報には親プロックにおける子プロックの配置座標 (プロック Tにおける ブロック Aの配置座標) が格納されており、 図形座標を親ブロックの座標系に変 換する場合にはこのデータが用いられる。
そして、 図形データ先頭ア ドレスを受けた図形データには、 その図形データの 層名、 次の図形データア ドレス、 当該図形データが有する頂点数、 そして具体的 な図形頂点が格納されている。
このようなデータ構造を設計データについて与えておく ことによって、 ある設 計データより下位の階層の設計データを処理する必要があるか否かについて即座 に判定し、 座標変換することが可能になる。 必要な子データの座標変換が終了したならば、 設計変更後の親データ (ここで はブロック C) および座標変換された子データ (ここではブロック H) の図形を 基にして変更内容に沿った新たな描画データを作成する ( 3 0 4 ) 。 なお、 座標 変換された子データがない埸合には、 親データについてのみ新たな描画デ一夕が 作成される。 作成された描画データ S。 が図 4 (b) に相当する。
最後に、 マージする工程について図 1 1に基づいて説明する。 描画データ作成 後に設計変更があつたのであるから設計変更前の描画デ一タは既に存在している ことになる。 そこで、 その変更前の描画データと前述のようにして求められた変 更領域とを図形演算して変更領域以外の領域、 つまり S U B領域を求める ( 4 0 1 ) 。 この S U B領域は図 4 (a ) に相当するもので設計変更範囲外の領域であ る。 そして、 変更領域の描画データ S。 (図 4 (b ) ) と S U B領域の描画デ一 夕 SN (図 4 ( a ) ) とを図形演算して OR領域を求める ( 4 0 2 ) 。 これによ り、 図 4 ( c ) に示すような全体の描画データ SA が得られる。 その後は、 この 描画データ SA を描画装置にかけて処理すればフォ 卜マスクが製造される。 以上のような方法により作成されたフォ トマスク Mは、 たとえば図 1 2に示す ような露光装置にセッ 卜されて露光が行われる。 なお、 以下に説明される実施の 形態におけるフォ トマスク (含、 位相シフ トマスク) Mも、 たとえば本実施の形 態と同様の露光装置により同様の手順で半導体ウェハ Wの上にパターン像が転写 される。
図示する露光装置 1 0は、 半導体ウェハ Wの上をたとえば 15~20龍ロの面積毎 にステップアン ドリ ピー卜によりマスクパターンを形成して行く縮小投影露光装 置である。 但し、 フォ 卜マスク Mはこのような光露光装置の他に、 反射屈折式の 縮小光学系を採用したステップアン ドスキヤ ン方式の光露光装置、 軟 X線を用い た X線露光装置、 遠紫外線の K r Fエキシマ波長 (波長; l =248nm ) などのェキ シマレ一ザを用いた露光装置あるいはイオンビーム露光装置など種々の形態の露 光装置に適用することができる。
露光光源 1 1から半導体ウェハ Wへと至る光路上には、 ミ ラ一 1 2、 シャ ツ夕 1 3、 アパーチャ 1 4、 ショー トカッ トフィルタ 1 5、 ミ ラ一 1 6、 マスクブラ イン ド 1 7、 コンデンサレンズ 1 8および縮小投影レンズ 1 9がそれぞれ順次配 置されている。 また、 コンデンサレンズ 1 8と縮小投影レンズ 1 9との間に設け られたマスク移動台 2 0に前記したフォ トマスク Mがセッ トされており、 マスク 移動台 2 0を操作することによって水平方向に移動できるようになっている。 露光光源 1 1 は、 たとえば単色光の紫外線である i線 (波長ス =365nm)の露光 光 Lを放射する高圧水銀ランプであり、 半導体ウェハ Wの表面にはこの露光光 L に感光するフォ ト レジス 卜がスピン塗布されている。 半導体ゥヱハ Wはゥヱハス テ一ジ 2 1の上に載置されており、 Z軸移動台 2 2、 X軸移動台 2 3および Y軸 移動台 2 4によって上下方向および水平方向に移動され、 また、 ステップ駆動さ れるようになっている。 本装置における光学系は、 たとえば、 NA (Numerical Aperture: 開口度) =0.5 、 P (プロセスパラメータ) =0.5 、 σ (コヒーレン スファクタ) =0.5 に設定され、 R (解像力) = Ρ ( λΖΝΑ) =365nm 、 DO F (Depth Of Focus: 焦点深度) = λ / (NA2) = 1.46wmである。
プレベークされた半導体ゥヱハ Wに所定のパターンを転写するフォ トマスク M は、 たとえば実寸の 5倍の寸法の集積回路パターンの原画が形成されたレチクル であり、 したがって、 パターン像は半導体ゥヱハ Wの上に 1 / 5に縮小投影され て露光される。
フォ トマスク Mのパターンを半導体ゥヱハ Wに転写するには、 当該半導体ゥヱ ハ Wをゥヱハステージ 2 1に搭載し、 X, Υ, Z軸移動台 2 2, 2 3, 2 4を駆 動してこれを露光位置に位置決めする。 また、 フォ トマスク Mをマスク移動台 2 0にセッ ト してこれを露光光源 1 1から半導体ウェハ Wに至る光路上に配置し、 水平方向に移動して同じく位置決めする。 このようにセッティ ングした後、 露光 光源 1 1から露光光 Lを照射すると、 該露光光 Lはフォ トマスク Mに入射し、 縮 小投影レンズ 1 9でスポッ 卜光ビームとなってゥヱハステージ 2 1の上の半導体 ウェハ Wのレジス ト面に入射する。 これにより、 半導体ゥヱハ Wにパターン像が 転写される。
なお、 露光後は、 現像液によってレジス トパターンを形成する現像、 レジス 卜 に残留した現像液ゃリ ンス液を蒸発除去してレジス トの硬化ゃゥ Xハとの密着性 強化を行うボス トベーク、 そして、 不要となったレジス 卜を灰化除去あるいは酸 化除去するレジス ト除去、 の各プロセスを経て最終的にマスクパターンの転写さ れた半導体ウェハ wが得られる。
このように、 本実施の形態によれば、 フォ 卜マスク Mに設計変更があった場合、 設計データの段階において変更領域 Rを求め、 この変更領域 Rについて新たな描 画デ一夕 S N を作成した後にこれを変更領域以外の描画データ S O とマージして 変更後のフォ トマスク Mを製造することとしているので、 設計変更に伴うフォ 卜 マスク Mのマスクパターンを短時間のうちに作成することが可能になる。
図 1 3は本発明の他の実施の形態であるフォ 卜マスクの製造方法の概略を示す フローチヤ一 卜、 図 1 4はフォ トマスクの設計変更内容を概念的に示す説明図、 図 1 5は図 1 4のフォ トマスクを構成する設計データの階層構造を示す説明図で ある。
本実施の形態においては、 設計変更前後における設計データを比絞し ( 6 0 0 ) 、 変更後の設計データにおける変更領域を求める ( 7 0 0 ) までのプロセスは 既に述べた実施の形態と同様であるが、 その次のステップと して、 変更領域を包 含する最小プロックの設計データである親プロックおよびその下位の階層の設計 データである子ブロックを抽出するようになっている ( 8 0 0 ) 。
すなわち、 図 8 と同一内容で例示される図 1 4のフォ 卜マスク Mにおいて、 各 ブロックは図 1 5に示すように図 9 と同じ階層構造を有している。 そして、 網掛 け部分が変更領域 Rである。 この構成において、 変更領域 Rを包含する最小プロ ックであるブロック Cが親データとなり、 このブロック Cとその下位の階層の設 計データである 2つのブロック H . I が抽出されるものである。 したがって、 図 1 4における斜線部分および図 5における網掛け部分に示すように、 変更対象ブ ロックは C , H , I となる (本実施の形態は、 この点において、 子データのうち 変更領域 Rにかかっていないプロック I は変更対象から除外される前述の実施の 形態と異なっている) 。
抽出後、 親データ (図示する場合には、 ブロック C ) および子データ (同じく、 ブロック H , I ) について変更内容に沿った新たな描画データを作成する ( 9 0 0 ) 。 そして、 前記した要領にて、 作成された描画データと変更されていない描 画デ一夕とをマージし ( 1 0 0 0 ) 、 フォ トマスク Mを作成する ( 1 1 0 0 ) 。 このように、 変更領域 Rにかかる親データおよびこの親データの全ての子デー タを抽出し、 これらについて新たに描画データを作成するようにしても、 設計変
_ 更に伴うフォ 卜マスク Mのマスクパターンを短時間のうちに作成することができ る。
図 1 6は本発明のさらに他の実施の形態である位相シフ トマスク (フォ トマス ク) の製造方法の概略を示すフローチヤ一卜である。 また、 図 1 7〜図 2 0は補 助パターン付き位相シフ トマスクについての説明図であり、 図 1 7は図 1 6のフ ローチヤ一 卜に従って半導体ウェハ上に形成される転写パターンを示す説明図、 図 1 8はマスクパターンを示す説明図、 図 1 9は図 1 8のマスクパターンによつ て半導体ゥ ハ上に形成される転写パターンを示す説明図、 図 2 0は図 1 7の転 写パターンを形成するためのマスクパターンを示す説明図である。 そして、 図 2 1〜図 2 4はレベンソン (L e v e n s o n ) 型位相シフ 卜マスクについての説 明図であり、 図 2 1 は図 1 6のフローチヤ一卜に従って半導体ゥヱハ上に形成さ れる転写パターンを示す説明図、 図 2 2はマスクパターンを示す説明図、 図 2 3 は図 2 2のマスクパターンによって半導体ゥヱハ上に形成される転写パターンを 示す説明図、 図 2 4は図 2 1 の転写パターンを形成するためのマスクパターンを 示す説明図である。
以下においては、 本実施の形態を図 1 6のフローチャー トおよび図 1 7〜図 2 0の補助パターン付き位相シフ 卜マスクに基づいて説明し、 次に図 2 1〜図 2 4 のレベンソン型位相シフ 卜マスクについて説明する。 なお、 たとえばコンタク ト ホールの形成などに適用される補助パターン付き位相シフ トマスクとは、 ゥヱハ 上には転写されない大きさの補助開口部を設け、 また、 位相シフタを開口部また は補助開口部に設け、 位相シフタの設けられた箇所を透過する光の位相を反転さ せるものである。 これにより、 透過光の光強度分布の裾の広がりが抑制されて急 峻な光強度分布が得られて良好な解像度のもとでパターン形成が行われる。 また, たとえば配線層の形成などに適用されるレベンソン型位相シフ トマスクとは、 マ スク上の開口部の隣り合う一方に位相を反転させる位相シフタを設けたものであ る。 隣り合う透過光は位相が反転するために互いに打ち消し合うような作用が働 いて転写領域境界部の光強度が 0 となり、 やはり良好な解像度のもとでパターン 形成が行われる。 但し、 本発明は、 自己整合型位相シフ トマスクや透過型位相シ フ 卜マスクなど他の位相シフ トマスクにも適用される。
本実施の形態は選択的に光の位相をシフ 卜させながら半導体ゥヱハ上にパター ンを転写する位相シフ トマスクの製造方法であり、 図 1 6に示すように、 先ず、 位相シフ トマスクについての暫定的な描画データを作成する ( 1 2 0 0 ) 。
つまり、 図 1 7に示す 2つの四角形の転写パターン 3 0を半導体ウェハ上に形 成する場合、 補助パターン付き位相シフ トマスクでは、 図 1 8 ( a ) に示すよう な形成されるべきパターンである転写領域 3 1の周辺部の 4箇所において、 たと えば P M M A (ポリメチルメタク リ レー ト) や S i 0 2 膜からなる解像限界以下 の位相シフタが形成される補助開口 3 2が自動生成される (図 1 8 ( b ) ) 。 こ のようなマスクパターンを合成することにより図 1 8 ( c ) に示す暫定的な描画 データ Sを作成する。
ここで、 位相シフ トマスクにはシフ 卜パターン欠陥と呼ばれる位相構造物特有 の欠陥が存在する。 したがって、 シフ トパターン欠陥の発生を未然に防止するた め、 図 1 8 ( c ) に示す描画データ Sについて、 たとえばダイ比絞方式により物 理的マスクパターン状態で露光予測演算を実行し ( 1 3 0 0 ) 、 その演算結果と 設計パターンとを照合する。 そして、 露光予測演算結果から描画データ Sにおい てシフ 卜パターン欠陥が発生する領域、 すなわち修正が必要な領域つまり修正領 域 Rを求める ( 1 4 0 0 ) 。
図 1 8 ( c ) の描画データ Sによる予測結果、 つまり半導体ウェハ上に形成さ れるパターンを図 1 9に示す。 図 1 8 ( c ) の描画データ Sでは、 図示するよう に、 2つの転写パターンの間に不要なパターンが形成されてしまう。 したがって、 当該描画データ Sでは転写領域 3 1の間の補助開口 3 2が修正領域 Rとなる。 修正領域 Rが求められたならば、 該領域 Rについてのみ修正内容に沿った新た な描画データ Sを作成する ( 1 5 0 0 ) 。 つまり、 補助開口 3 2の自動生成モ一 ドを制限してデータ修正を行い、 修正領域 Rを図 2 0 ( b ) に示すように一体的 な補助開口 3 2 とする。 そして、 修正が不要な部分とマージして全体を図 1 9 ( b ) に示す補助開口 3 2とし ( 1 6 0 0 ) 、 これを図 2 0 ( a ) に示す転写領域 (この部分は図 1 8 ( a ) と同じである) 3 1のマスクパターンと合成して図 2 0 ( c ) に示す描画データ Sとする。 そして、 新たな描画データ Sを作成した後. 再びこの描画データ Sに基づいて露光予測演算を行い ( 1 3 0 0 ) 、 修正が必要 な領域が存在しなくなるまで工程 ( 1 3 0 0〜 1 6 0 0 ) を繰り返す。 このとき、 修正領域 Rについてのみ限定的に露光予測演算を行いながら適切な描画データ S を作成するようにすることが望ましい。 必要な部分についてのみ演算を行うこと により演算量が削減され、 より迅速に演算結果が得られることになるからである。 修正領域 Rがなくなり、 図 1 7に示す転写パターン 3 0が形成されるとの演算 桔果が得られたならば、 位相シフ トマスクを作成する ( 1 7 0 0 ) 。 なお、 最初 の露光予測演算結果により修正領域 Rがなければ、 工程 ( 1 4 0 0 ) から直ちに 位相シフ トマスクを作成する工程 ( 1 7 0 0 ) に移行するのは言うまでもない。 位相シフ トマスクにおいて露光予測演算により修正領域 Rを求めて限定的に修 正を行う場合について、 図 1 6および図 2 1〜図 2 4に基づいて、 さらにレベン ソン型位相シフ トマスクを例に説明する。
図 2 1 に示すような連铳した長方形の転写パターン 3 0を半導体ウェハ上に形 成する場合、 レベンソン型位相シフ トマスクでは、 隣接する相互の転写領域の透 過光の位相が反転するように一つおきに位相シフタが設けられる。 したがって、 このような転写パターン 3 0を形成するために、 図 2 2 (a ) に示す位相シフタ のない転写領域 3 1 aの形成されたマスクパターンと、 同図 (b) に示す位相シ フタを有する転写領域 3 1 bの形成されたマスクパターンとにより図 2 2 ( c ) に示す暫定的な描画データ Sを作成する ( 1 2 0 0 ) 。
そして、 図 2 2 ( c ) に示す描画データ Sについて露光予測演算を行い ( 1 3 0 0 ) 、 修正領域 Rを求める ( 1 4 0 0 ) 。 ここで、 図 2 2 ( c ) の描画デ一夕 Sでは、 図 2 3に示すように、 左側の転写パターン 3 0力 <パターン細りになると の結果が得られたとする。
そこで、 修正領域 Rについてのみ修正内容に沿った新たな描画データ Sを作成 する ( 1 5 0 0 ) 。 つまり、 図 2 4 ( c ) に示すように、 幅 Wを有する捕助パタ ーン 3 1 cを形成する修正を行い、 これを図 2 4 ( a ) , (b) とマージして図 2 4 (d ) に示す描画データ Sとする ( 1 6 0 0 ) 。 これにより、 左側の転写領 域 3 1 aはパターン細りを見越して他よりも幅 Wだけ幅広になる。 そして、 新た な描画データ Sを作成した後、 修正が必要な領域が存在しなく なるまで工程 ( 1 3 0 0 - 1 6 0 0 ) を繰り返す。 なお、 このときも、 修正領域 Rについてのみ露 光予測演算を行うことが望ましい。 そして、 最終的に図 2 1 に示すように全て同 じ幅の転写パターン 3 0が形成されるとの演算結果が得られたならば、 位相シフ トマスクを作成する ( 1 7 0 0 ) 。
このように、 本実施の形態によれば、 位相シフ 卜マスクの製造において露光予 測演算結果により修正領域 Rを求め、 この変更領域 Rについてのみ新たな描画デ 一夕 Sを作成することにより、 描画デ一夕修正作業を短時間のうちに行うことが できる。
以上、 本発明者によってなされた発明を実施例に基づき具体的に説明したが、 本発明は前記実施例に限定されるものではなく、 その要旨を逸脱しない範囲で種 々変更可能であることは言うまでもない。 産業上の利用可能性
以上のように、 本発明によるフォ トマスクの製造方法および位相シフ トマスク の製造方法ならびに半導体装置の製造方法は、 回路素子を形成するフォ 卜マスク のレイァゥ ト変更技術に用いて好適なものである。

Claims

請 求 の 範 囲
1. 半導体ゥヱハ上に転写されるパターンの形成されたフォ トマスクの製造方法 であって、 次の工程 (a) 〜 (e) を含むことを特徴とするフォ 卜マスクの製造 方法。
(a) 設計変更前後における設計データを相互に比較する工程、
(b) その比較結果から変更後の前記設計データにおいて変更前の前記設計デー 夕と異なっている変更領域を求める工程、
(c) 前記変更領域について変更内容に沿った新たな描画データを作成する工程、 (d) 前記変更領域の前記描画データと設計変更前において既に作成されている 前記変更領域以外の描画データとを合成する工程、
( e ) 合成された前記描画データに基づいて設計変更後のフォ トマスクを製造す る工程。
2. 請求項 1記載のフォ トマスクの製造方法において、 前記 (c) 工程は次のェ 程 (c , ) 〜 (c 3 ) からなることを特徵とするフォ 卜マスクの製造方法。
(c , ) 階層化設計された前記設計データのうちで前記変更領域を包含する最小 ブロックの前記設計データである親データを求める工程、
( C 2 ) 前記親データの下位の階層の設計データである子データのうちで前記変 更領域にかかる前記子データの図形座標を前記親データの座標系に変換する工程、 (c3 ) 前記親データおよび座標変換された前記子データについて変更内容に沿 つた新たな描画データを作成する工程。
3. 半導体ゥ Xハ上に転写されるパターンの形成されたフォ トマスクの製造方法 であって、 次の工程 (a) ~ ( f ) を含むことを特徴とするフォ トマスクの製造 方法。
(a) 設計変更前後における設計データを相互に比較する工程、
( b ) その比蛟結果から変更後の前記設計デー夕において変更前の前記設計デ一 夕と異なっている変更領域を求める工程、
( c ) 階層化設計された前記設計データのうちで前記変更領域を包含する最小ブ 口ックである親デ一夕およびその下位の階層の設計データである子データを抽出 する工程、
一 ( d ) 抽出された前記親データおよび前記子データについて変更内容に沿った新 たな描画データを作成する工程、
( e ) 前記描画データと設計変更前において既に作成されて変更が加えられてい ない描画データとを合成する工程、
( f ) 合成された前記描画データに基づいて設計変更後のフォ 卜マスクを製造す る工程。
4 . 選択的に光の位相をシフ トさせながら半導体ゥヱハ上にパターンを転写する 位相シフ トマスクの製造方法であって、 次の工程 ( a ) - ( f ) を含むことを特 徵とする位相シフ トマスクの製造方法。
( a ) 前記位相シフ トマスクについての暫定的な描画データを作成する工程、
( b ) 前記描画データに基づいて露光予測演算を行う工程、
( c ) その露光予測演算結果から前記描画データにおいて修正が必要な領域を求 める工程、
( d ) 修正が必要な前記領域が存在した場合には前記領域について修正内容に沿 つた新たな描画データを作成する一方、 存在しない場合には ( f ) 工程に移行す る工程、
( e ) 前記描画データと修正が不要な前記描画データとを合成する工程、
( f ) 合成された前記描画データに基づいて位相シフ トマスクを製造する工程。
5 . 請求項 4記載の位相シフ トマスクの製造方法であって、 前記 (d ) 工程にお いて新たな描画データを作成した後、 修正された前記領域について限定的に露光 予測演算を行いながら適切な前記描画データを作成することを特徴とする位相シ フ トマスクの製造方法。
6 . フォ 卜マスクに形成されたパターンを半導体ゥヱハ上に転写して所定の電子 回路を形成する半導体装置の製造方法であって、 次の工程 ( a ) 〜 (h ) を含む ことを特徵とする半導体装置の製造方法。
( a ) 前記フォ 卜マスクの設計変更前後における設計データを相互に比絞するェ 程、
( b ) その比拳交結果から変更後の前記設計データにおいて変更前の前記設計デ— 夕と異なっている変更領域を求める工程、
„ ( C ) 前記変更領域について変更内容に沿った新たな描画データを作成する工程、
(d) 前記変更領域の前記描画データと設計変更前において既に作成されている 前記変更領域以外の描画データとを合成する工程、
( e ) 合成された前記描画データに基づいて設計変更後のフォ トマスクを製造す る工程、
( f ) フォ トレジス トの塗布された半導体ゥヱハを露光装置のゥヱハステージに 搭載してこれを露光位置に位置決めする工程、
(g) 製造された前記フォ トマスクを露光光源から前記半導体ウェハに至る光路 上に配置する工程、
(h) 前記フォ 卜マスクに露光光を照射して前記フォ トマスクに形成された前記 パターンを前記半導体ウェハ上に露光する工程。
7. 請求項 6記載の半導体装置の製造方法であって、 前記 (c) 工程は次の工程
( C , ) 〜 ( C 3 ) からなることを特徴とする半導体装置の製造方法。
(c , ) 階層化設計された前記設計データのうちで前記変更領域を包含する最小 プロックの前記設計データである親データを求める工程、
( C 2 ) 前記親データの下位の階層の設計データである子データのうちで前記変 更領域にかかる前記子データの図形座標を前記親データの座標系に変換する工程、
( C 3 ) 前記親データおよび座標変換された前記子データについて変更内容に沿 つた新たな描画データを作成する工程。
8. フォ 卜マスクに形成されたパターンを半導体ウェハ上に転写して所定の電子 回路を形成する半導体装置の製造方法であって、 次の工程 (a) 〜 ( i ) を含む ことを特徴とする半導体装置の製造方法。
(a) 前記フォ トマスクの設計変更前後における設計データを相互に比較するェ 程、
( b ) その比絞結果から変更後の前記設計データにおいて変更前の前記設計デー 夕と異なっている変更領域を求める工程、
( c ) 階層化設計された前記設計データのうちで前記変更領域を包含する最小ブ 口ックである親データおよびその下位の階層の設計データである子データを抽出 する工程、
_ ( d ) 抽出された前記親データおよび前記子データについて変更内容に沿った新 たな描画データを作成する工程、
( e ) 前記描画データと設計変更前において既に作成されて変更が加えられてい ない描画データとを合成する工程、
( f ) 合成された前記描画データに基づいて設計変更後のフォ トマスクを製造す る工程、
( g ) フォ ト レジス 卜の塗布された前記半導体ゥヱハを露光装置のゥヱハステ一 ジに搭載してこれを露光位置に位匿決めする工程、
( h ) 製造された前記フォ トマスクを露光光源から前記半導体ウェハに至る光路 上に配置する工程、
( i ) 前記フォ トマスクに露光光を照射して前記フォ 卜マスクに形成された前記 パターンを前記半導体ウェハ上に露光する工程。
9 . 選択的に光の位相をシフ 卜させる位相シフ 卜マスクに形成されたパターンを 半導体ウェハ上に転写して所定の電子回路を形成する半導体装置の製造方法であ つて、 次の工程 ( a ) ~ ( i ) を含むことを特徴とする半導体装置の製造方法。
( a ) 前記位相シフ トマスクについての暫定的な描画デ一夕を作成する工程、
( b ) 前記描画データに基づいて露光予測演算を行う工程、
( c ) その露光予測演算結果から前記描画データにおいて修正が必要な領域を求 める工程、
( d ) 修正が必要な前記領域が存在した場合には前記領域について修正内容に沿 つた新たな描画データを作成する一方、 存在しない場合には ( f ) 工程に移行す る工程、
( e ) 前記描画データと修正が不要な前記描画データとを合成する工程、 ( f ) 合成された前記描画データに基づいて位相シフ 卜マスクを製造する工程、
( g ) フォ ト レジス卜の塗布された前記半導体ゥヱハを露光装置のゥ ハステー ジに搭載してこれを露光位置に位置決めする工程、
( h ) 製造された前記位相シフ 卜マスクを露光光源から前記半導体ゥヱハに至る 光路上に配置する工程、 ( i ) 前記位相シフ 卜マスクに露光光を照射して前記位相シフ 卜マスクに形成さ ― れた前記パターンを前記半導体ウェハ上に露光する工程。
1 0 . 請求項 9記載の半導体装置の製造方法において、 前記 (d ) 工程において 新たな描画データを作成した後、 修正された前記領域について限定的に露光予測 演算を行いながら適切な前記描画データを作成することを特徴とする半導体装置 の製造方法。
PCT/JP1996/001574 1996-06-11 1996-06-11 Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur WO1997048019A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/001574 WO1997048019A1 (fr) 1996-06-11 1996-06-11 Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/001574 WO1997048019A1 (fr) 1996-06-11 1996-06-11 Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur

Publications (1)

Publication Number Publication Date
WO1997048019A1 true WO1997048019A1 (fr) 1997-12-18

Family

ID=14153386

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/001574 WO1997048019A1 (fr) 1996-06-11 1996-06-11 Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur

Country Status (1)

Country Link
WO (1) WO1997048019A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181147A (ja) * 2009-05-21 2009-08-13 Dainippon Printing Co Ltd 描画用基板の供給方法および基板選択装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155336A (ja) * 1990-10-18 1992-05-28 Fujitsu Ltd 図形処理装置
JPH04344644A (ja) * 1991-05-22 1992-12-01 Hitachi Ltd マスクのパターンデータ作成方法および製造方法
JPH05249651A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd データ処理方法
JPH06110969A (ja) * 1992-09-29 1994-04-22 Nec Ic Microcomput Syst Ltd 集積回路のマスクパターン設計におけるエラー修正装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155336A (ja) * 1990-10-18 1992-05-28 Fujitsu Ltd 図形処理装置
JPH04344644A (ja) * 1991-05-22 1992-12-01 Hitachi Ltd マスクのパターンデータ作成方法および製造方法
JPH05249651A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd データ処理方法
JPH06110969A (ja) * 1992-09-29 1994-04-22 Nec Ic Microcomput Syst Ltd 集積回路のマスクパターン設計におけるエラー修正装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181147A (ja) * 2009-05-21 2009-08-13 Dainippon Printing Co Ltd 描画用基板の供給方法および基板選択装置

Similar Documents

Publication Publication Date Title
Liebmann et al. TCAD development for lithography resolution enhancement
US6470489B1 (en) Design rule checking system and method
EP1901122B1 (en) Method and apparatus for performing model-based OPC for pattern decomposed feature
JP4558770B2 (ja) マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム
US8132130B2 (en) Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
US7493589B2 (en) Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process
US7681171B2 (en) Method, program product and apparatus for performing double exposure lithography
US8495526B2 (en) Method, program product and apparatus for performing decomposition of a pattern for use in a DPT process
US7970198B2 (en) Method for performing pattern decomposition based on feature pitch
EP1023641A1 (en) Design rule checking system and method
US7617476B2 (en) Method for performing pattern pitch-split decomposition utilizing anchoring features
TWI385546B (zh) 用以最佳化形成於基板上之設計的方法及程式產品
WO1997048019A1 (fr) Procede de fabrication d&#39;un photomasque, procede de fabrication d&#39;un masque a dephasage, et procede de fabrication d&#39;un composant a semi-conducteur
US6605481B1 (en) Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit
US7892703B2 (en) CPL mask and a method and program product for generating the same
JP3592098B2 (ja) マスクパターン作成方法および装置
US20250147411A1 (en) Method for optimizing photomask
Ferla et al. A tool to simulate optical lithography in nanoCMOS
JP3592105B2 (ja) マスクパターン作成方法および装置
JPH11288077A (ja) フォトマスクの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase