[go: up one dir, main page]

WO1997048136A1 - Semiconductor device having soi structure and method for manufacturing the device - Google Patents

Semiconductor device having soi structure and method for manufacturing the device Download PDF

Info

Publication number
WO1997048136A1
WO1997048136A1 PCT/JP1996/001648 JP9601648W WO9748136A1 WO 1997048136 A1 WO1997048136 A1 WO 1997048136A1 JP 9601648 W JP9601648 W JP 9601648W WO 9748136 A1 WO9748136 A1 WO 9748136A1
Authority
WO
WIPO (PCT)
Prior art keywords
source
region
nitrogen
semiconductor layer
semiconductor device
Prior art date
Application number
PCT/JP1996/001648
Other languages
English (en)
French (fr)
Inventor
Yasuo Yamaguchi
Shigenobu Maeda
Iljong Kim
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to EP96917698A priority Critical patent/EP0905789A4/en
Priority to PCT/JP1996/001648 priority patent/WO1997048136A1/ja
Publication of WO1997048136A1 publication Critical patent/WO1997048136A1/ja
Priority to US09/161,275 priority patent/US6225663B1/en
Priority to US09/790,699 priority patent/US6509211B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Definitions

  • the present invention relates to a semiconductor device, and more specifically, to SO 2
  • the present invention relates to a semiconductor device that performs I ⁇ and a method for manufacturing the same.
  • Fig. 29 shows the structure of a conventional S0I transistor.
  • Fig. 30 shows the cut along the line 29 (10) ()-100 [Q]
  • Fig. 31 shows the cut along the line 200-200 in Fig. 29. It is a metaphysical diagram along.
  • buried oxide 2 is formed on silicon substrate 1.
  • a silicon layer 3 is formed on the buried oxide 2.
  • a gate electrode 12 is provided on the silicon layer 3 h via a thin gate insulating film 11. Shi Li co down 3 of gate - the gate electrode 1 2 F of ⁇ , about 1 X 1 0 '7 / cm 3: and is formed either Channel region 1 5 including a P-type impurity 3 ⁇ 4.
  • a source Z drain region 14 containing an n-type impurity of about 1 ⁇ 1 () 2 ′′ Z cm 3 is formed at a predetermined interval so as to sandwich the channel region 15.
  • the end of the silicon layer 3 below the gate electrode 1 2 has an impurity concentration higher than that of the channel region 15 at the end of the silicon layer 3.
  • An isolation region 1 containing a p-type impurity of about SZ cm The isolation region 107 is formed by the parasitic M 0 S transistor at the end of the silicon layer 3. This is provided to prevent the occurrence of.
  • the end of the silicon layer 3 is usually cut off into a mesa shape or separated by L 0 C 0 S ((LOCal Oxidation of Silicon).
  • the portion is provided with an isolation region 107 in which an impurity having an impurity concentration higher than that of the channel forming region 15 is introduced to increase the threshold voltage of the portion.
  • An interlayer insulating film 6 is formed so as to cover the gate electrode 12, and a contact hole 7 is formed in a predetermined region of the insulating film 16.
  • Aluminum wirings 18 are formed so as to be connected to the gate electrode 12 and the pair of source Z drain regions 14 via the contact holes 17 respectively.
  • a conventional method for manufacturing a SOI transistor will be described with reference to FIGS. First, as shown in FIG. 32, a buried oxide film 2 having a thickness of about 400 OA is sandwiched on a silicon substrate, and a unit having a thickness of about 100 A silicon layer 3 made of a crystal is formed.
  • the buried oxide film 2 is to re co down 1 3 0 0 After oxygen ions into the substrate 1 was injected 2 xl 0 18 / cm 2 approximately by 2 OO ke V. It is formed by performing a high temperature heat treatment of about C.
  • a silicon nitride film 5 having a thickness of about 2000 A is formed thereon.
  • Photolithography technology is applied to a predetermined area on the silicon nitride film 5 to form a photoresist 6 as shown in FIG.
  • This photo-register 6 indicates the field active layer pattern.
  • silicon nitride film (not shown) on the silicon nitride film 5
  • the silicon nitride film is subjected to anisotropic etching.
  • a silicon nitride) ⁇ spacer 10 is formed on the side wall of the nitride film 5 as shown in FIG.
  • silicon ⁇ 3 is anisotropically etched.
  • an island-shaped silicon layer 3 serving as a field active region as shown in FIG. 37 is formed.
  • silicon nitride film 5, silicon nitride spacer 10 and pad oxide film 4 are removed to obtain the shape shown in FIG. 38.
  • FIG. 39 to FIG. 41 show that the upper surface of the silicon layer 3 and the metal layer are interposed through the gate insulating film 11.
  • FIG. 39M is a sectional view in the direction in which the gate electrode 1 extends
  • FIG. 40 is a sectional view taken along the direction intersecting FIG. 39
  • FIG. That is.
  • a channel dope for adjusting the threshold voltage of the transistor for example, boron (B) is added 4 ⁇ 10 12 cm.
  • the channel forming region 15 is formed by performing the operation twice.
  • the gate electrode is patterned as shown in Fig. 2 and Fig. 43.
  • n ⁇ 1 2 as a mask to Note person human, which is an impurity of n ⁇ a (A s) in the i X 1 ⁇ 1 5 / cm 2 about.
  • an n-type source / drain region 14 sandwiching the 1000 channel region 15 is formed.
  • the isolation region 107 into which the P-type impurity other than the portion under the gate electrode 12 is introduced becomes the fourth region. It disappears as shown in the figure.
  • One R target of this generation f j is to control the diffusion of impurities from the source z drain region in a semiconductor device having an s0Im structure.
  • Another purpose of the present invention is to effectively suppress the occurrence of an additional leakage characteristic in a semiconductor device having an s0Im structure.
  • a semiconductor device having an s ⁇ I structure includes a semiconductor layer, a pair of source Z drain regions of the first conductivity type, and a gate electrode.
  • the semiconductor is formed on an insulator and has a main surface.
  • the pair of source / drain regions are formed on the main surface of the semiconductor layer with a space therebetween so as to define a channel region.
  • the gate electrode is formed on the main surface of the semiconductor waste via a gate insulating film. At least nitrogen is introduced into either the end of the source node region in the direction in which the gate electrode extends or the end of the semiconductive layer located below the gate electrode.
  • the nitrogen port file is connected to the end of the source / drain region in the direction in which the gate electrode extends and the end of the semiconductor located below the gate electrode) i. At least one of them has a first concentration peak. In this way, the nitrogen is extended at the end of
  • uj of the gate of the source Z drain region or at the end of
  • the concentration peak by guiding the concentration peak to some extent, the diffusion of the pure substance from the source Z drain region at the extreme end is suppressed. As a result, it is possible to effectively control the rapid diffusion of impurities in the source .z drain region to the 1% edge of the ⁇ rest located below the gate ⁇ f. .
  • the introduced nitrogen traps a force such as a point defect that mediates the diffusion of impurities in the source / drain chain region, so that the tooth z-drain is trapped.
  • the diffusion of impurities from the impurity region can be suppressed.
  • a second conductive type high-concentration impurity m region may be formed at the end of the semiconductor layer located below the gate electrode.
  • the semiconductor chip may be formed in an island shape with a gap between the semiconductor chips.
  • the semiconductor device ffi is configured so that the semiconductor ⁇ is separated into a plurality of semiconductive layers by an element isolation insulating film formed on the main surface of the semiconductor ⁇ .
  • the room element is introduced into the source ⁇ drain region, and the second concentration peak in the -vertical direction of nitrogen is added to the semiconductor layer. It is drawn so that it is located near the boundary between the insulator and the insulator. With such a configuration, it is considered that the quality of the semiconductor layer is degraded or the impurity from the source z drain region to the channel region near the interface between the semiconductor layer and the insulator layer is considered to be deteriorated. Can be effectively prevented from spreading.
  • a semiconductor layer having a main surface is formed on an insulator. Then put a first: human mask on that semi-suspended layer Form. Using the input mask of layer 1 as a mask, the portion of the semiconductor M i: by implanting impurities of the first conductivity type into the human region, the impurity concentration is higher than that in the region of 1000 nm. Form an impurity region that forms ⁇ 3 ⁇ 4. A gate i-pole is formed on the main surface of the ⁇ body ⁇ through a gate insulating film. A source-drain region is formed by implanting a second conductive impurity into the semiconductor layer using the gate as a mask.
  • Nitrogen is injected using at least one of the first mask and the gate electrode as a mask. Thereafter, heat treatment is performed.
  • the heat generated by the heat treatment can cause a pileup of semiconductor waste, which is liable to diffuse impurities, to the end of the semiconductor chip.
  • the leaf and / or drain area, point defects that mediate the diffusion of the pure substance, etc. are trapped by 3 ⁇ 4harasen, so that the source ⁇ drain area This can suppress the diffusion of impurities.
  • the injection of nitrogen should be performed on the fiii rather than the ion injection of the impurities of the second conductor for forming the source region. To m. Thereby, diffusion of impurities of the second conductivity type in the source / drain regions can be more effectively prevented.
  • the ion implantation of nitrogen is used as a gate to mask the second ⁇ -degree peak in the vertical direction of the silicon in the vicinity of the interface between the semiconductor and the insulating silicon. You can do it like you do it. If you do this, the product will deteriorate The expansion is likely to occur between the semiconductor layer, which is likely to be
  • nitrogen is used as a mask and the poles are used as masks rather than ion implantation of impurities of the first conductivity type to form a source Z drain region. It may be configured to inject into the tunnel region side. In this way, nitrogen is implanted not only in the source / drain region but also in the channel region near the source / drain region, and the source / drain The source z drain located near the boundary between the channel region and the channel region can prevent the intrusion of the pure substance in the channel region into the channel region with the t effect. .
  • FIG. 1 is a plan view showing a tenth suspension device having an s ⁇ 1 structure according to an embodiment of the present invention.
  • Figure 2 and Figure 2 show the cross-section I along the 100-100 line of the semi-transparent armor shown in Figure 1.
  • FIG. 3 is a cross section fel of the semiconductor device of FIG. 1 taken along line 200-200.
  • FIG. 4 is an impurity profile diagram of the semiconductor device i shown in FIG. 1 along 100--100 °.
  • FIG. 5 is a cross section M for explaining the manufacturing process of the semiconductor device shown in FIGS. 1 to 3.
  • 5-6 1 is a half-body package shown in Figs. 1 to 3. This is a 1 ⁇ judge for the theory of the mouth.
  • FIG. 7 is a cross-sectional view for explaining the manufacturing process of the half-hiding shown in Figs. 1M to Sii3.
  • FIG. 8 is a cross-sectional view for explaining a manufacturing process of the semiconductor device shown in FIGS.
  • FIG. 9 is a metaphor for explaining the manufacturing process of the semiconductor device shown in FIGS. 1 to 3.
  • FIG. 10I is a cross-sectional view for explaining the manufacturing process of the semiconductor device & shown in FIGS. 1 to 3.
  • ⁇ ⁇ . 11 13 ⁇ 4 is a cross-sectional view for explaining the manufacturing process of the half-break 3 ⁇ 4 m shown in Figs.
  • Reference numeral 12 denotes a metaphor for explaining the manufacturing process of the semiconductor device i shown in FIG. 1 to FIG.
  • FIG. 13 is a plan view for explaining a manufacturing process of the semiconductor device shown in FIGS. 1 to 3.
  • , 14 is a cross-section of ffii that intersects with Fig. 13 in the diagram shown in Fig. 13.
  • ⁇ , 1 5! ⁇ is the meta [3 ⁇ 4 in ⁇ shown in FIGS. 13 and 14.
  • FIG. 1G is a metaphor for explaining the manufacturing process of the semiconductor device of the present invention shown in the first t3 ⁇ 4l3 ⁇ 4, 3.
  • Fig. 17 shows the relationship between 16 and 17 in the procedure shown in Fig. 1c.
  • FIG. 9 is a cross-sectional view showing another method for manufacturing a 9/1648 device.
  • FIG. 19 is a cross-sectional view showing another method for manufacturing the semiconductor device of the present invention shown in FIGS. 1 to 3.
  • FIG. 20 shows the semiconductor device of the present invention shown in FIGS.
  • FIG. 13 is a cross-sectional view showing another method for manufacturing ⁇ .
  • FIG. 21 is a cross section j showing a semiconductor device having an S 0 I structure according to a second embodiment of the present invention.
  • is a cross-sectional view showing the manufacturing process of the semiconductor device having the S 0 I structure according to the third embodiment of the present invention n; j.
  • FIG. 23 is a metaphor in the direction orthogonal to FIG.
  • ⁇ 24 m is a cross-sectional view for explaining the manufacturing process of the semiconductor device having s 0 Im according to the third embodiment of the present invention.
  • FIG. 25 is a cross-sectional view in a direction orthogonal to FIG.
  • FIG. 26 is a perspective view for explaining the state of distribution of nitrogen according to the third embodiment.
  • FIG. 27 is a diagram of an impurity profile along the line 300-300 in FIG.
  • FIG. 28 is a cross-sectional view showing a semiconductor device having an SII structure according to a fourth embodiment of the present invention.
  • FIG. 4 is a cross-sectional view taken along the line ⁇ .
  • FIG. 31 is a sectional view of the semiconductor device shown in FIG. 529 along the 200-2U0 line.
  • 3 2 1 ⁇ 1 is a cross-sectional view for explaining the manufacturing process of the conventional semiconductor device shown in FIGS. 29 to 31.
  • FIG. 33 is a cross-sectional view for explaining a manufacturing process of the conventional semiconductor device shown in FIGS. 29 to 31.
  • 4 # is a cross-sectional view for explaining a manufacturing process of the conventional semiconductor device shown in FIGS. 29 ⁇ to 31.
  • FIG. 35 is a sectional view for explaining the manufacturing process of the conventional ⁇ conductor device shown in FIG. 29 to FIG. 31.
  • FIG. 3G is a cross-sectional view for explaining the manufacturing process of the conventional semiconductor device shown in FIGS. 29 to 31.
  • FIG. 37 is a cross-sectional view for explaining the manufacturing process of the conventional semiconductor device shown in FIGS. 29 to 31.
  • FIG. 38 is a cross-sectional view for explaining the manufacturing process of the conventional semiconductor device shown in FIGS. 29 to 31.
  • FIG. 39 is a cross-sectional view for explaining the manufacturing process of the conventional semiconductor device shown in FIGS. 29
  • FIG. 40 is a cross-sectional view crossing the cross section of FIG.
  • Figure 1 is a metaphysical view of the 39th and 40th I.
  • FIG. 42 is a cross-sectional view for explaining a manufacturing process of the conventional out-of-service installation it shown in FIGS. 29 to 31 [31].
  • FIG. 43 shows the cross section of the cross section shown in FIG.
  • FIG. m44 is a perspective view for explaining the fI problem of the conventional semiconductor device.
  • . 45 is a correlation diagram illustrating the relationship between the gate king and the drain current for explaining the problems of the conventional semiconductor device.
  • a semiconductor device having an S0I structure will be described with reference to FIGS.
  • a buried oxide film 2 is formed on a silicon substrate 1.
  • a silicon i 3 of ⁇ -rin is formed in a predetermined region of the surface.
  • the sheet re co down ⁇ 3, 1 1 0 1 7 / cm 3 approximately so as to sandwich the switch Ya channel area 1 5 having a p 3 ⁇ 4 impurities, 1 at a predetermined interval>: 1 0 2 0 ⁇
  • a source / drain region 14 containing an ⁇ -type impurity of about 1 cm is formed.
  • a gate electrode 12 is formed on the h surface and the ⁇ surface of the silicon layer 3 with a gate insulating film 11 interposed therebetween.
  • An isolation region 7 is provided.
  • the separation region 7 is provided to prevent the generation of parasitic transistor noise due to the boundary junction at the end of the silicon chip 3 below the gate electrode 12.
  • the separation region 7 contains nitrogen or 1 XI 02 (, / cm 3 It has been introduced at a moderate concentration.
  • a nitrogen pile-up region 8 in which nitrogen is accumulated is provided on the end face of the silicon layer 3.
  • An interlayer insulating film 16 is provided so as to cover the gate electrode 12, and a region located on the source Z drain region 14 and the gate electrode 12 of the interlayer insulating film 16. Each has a contact hole 7.
  • Aluminum wiring 18 is formed to be electrically connected to source Z drain region 14 and gate electrode 12 via the contact hole.
  • a separation region 7a into which nitrogen is introduced is provided so as to surround the source / drain region 14; however, this separation region 7a is Unlike the isolation region 7, it does not have a P-type.
  • nitrogen is introduced into the separation region 7, and a nitrogen pile-up region 8 having a higher nitrogen concentration is formed near the end face of the silicon layer 3 in the separation region 7.
  • the nitrogen atom traps a point defect or the like which mediates the diffusion of the impurity in the source Z drain region 14, thereby removing the impurity from the source Z drain region 14. This is because they can control the spread. As a result, it is possible to effectively prevent the impurities in the source / drain regions 14 from being rapidly diffused to the extreme end of the silicon) 3 below the gate electrode 12.
  • nitrogen is injected into the silicon layer 3 using the photoresist 6 as a mask.
  • Note input conditions of nitrogen for example 1 0 implantation energy of ke V performed NOTE human amount of 1 X 1 0 '[delta] / cm force ,, 1 1 0 1 3 / cm 2 ⁇ 1 XI 0 1 6 cm 2 Any kind of caretaker within the range is effective.
  • the optimum value of the injection amount is determined by the combination with the separation conditions.
  • the nitrogen injection prevents diffusion of impurities from the source Z drain region 14 at the end fii (see FIG. 2) of the silicon dust 3 under the gate electrode 12. Therefore, it is preferable to introduce more nitrogen into the region that will eventually become the end face of the silicon layer 3.
  • boron (B) is placed in the separation area 7 using the M-thirty-story register 6 as a mask. The injection is performed at an injection energy of about 3 x 10 13 Z cm 2 at an injection energy of 20 keV.
  • This boron ion implantation may be a vertical implantation method or an oblique rotation ion implantation method.
  • the silicon nitride film spacer 10 is used to form the isolation region 7 thereunder, but it is not always necessary to use this method.
  • the silicon layer 3 is mesa-processed into an island shape, and then an oblique rotation ion implantation is performed.
  • boron may be implanted by using an oblique rotation ion implantation method after nitrogen is implanted using the method.
  • the present invention is applied to an S 0 I structure using L 0 C 0 S separation.
  • a field oxide film 13 formed by the L0C0S method is formed at an end of the silicon layer 3 and is adjacent to the field oxide film 13.
  • the silicon layer 3 is separated. Even in such a structure, Gate ⁇
  • an isolation region 7 having a higher impurity (boron) concentration than that of the channel region 15 is formed.
  • nitrogen is introduced into the separation region 7 so that the source Z drain region (not shown) can be used. It can be effectively prevented from being rapidly diffused.
  • the separation region 7 contains a high m-degree porosity and an element.
  • a ⁇ pie / clip region 8 is formed at the end portion of the isolation region 7 at the end of the oxidized region 13.
  • the nitrogen introduced into the source Z drain region 14 has the effect of preventing high-speed diffusion in the region 7 and has the effect of suppressing the 1000 channel region 1. You can also get the fruit of Mr. I for 5.
  • the silicon layer 3 formed on the i-incorporated oxide film 2 may have inadequate product quality. Therefore, not only the end of the silicon layer 3 but also the channel may be used. forming products of &] 1 I ⁇ even in the portion of the Le region 1 5 exist:. ⁇ ⁇ might be.
  • the patterned gate electrode 12 is used as a mask as in the case of the 22nd and 23rd meters.
  • source z drain Emissions ⁇ zone 1 4 or 1 0 nitrogen in the area to be formed ke V, 1 menu: - 1 0 15 under the conditions of X cm 2: is a human.
  • this example shows a case in which a person injects in the vertical direction, oblique rotation ion implantation may be performed using the river I.
  • arsenic (As) is ion-implanted using the gate electrode 12 as a mask. This ion implantation is followed by Okoshi ion implantation.
  • source / drain regions 14 are formed.
  • the nitrogen implantation should be performed before the arsenic implantation for forming the source / drain regions 14 so as to more effectively prevent the arsenic expansion ff'x. Can be.
  • the nitrogen injection chain area is increased. 7 b can be introduced inside the gate electrode 12 rather than the gate electrode 12 in the source Z drain region 14. This makes it possible to more effectively prevent arsenic located in the channel region 15 from diffusing into the channel region 15.
  • Arsenic After heat treatment, the arsenic is activated aerobically by applying a heat treatment at 800 ° C for 30 minutes, and the nitrogen pile-Cup® region 8 It is formed.
  • a light / doped drain is formed in a source / drain region.
  • the nitrogen is introduced, and the LDD image is composed of a low-concentration impurity region 14b and a high-concentration impurity region] 4a.
  • the diffusion of impurities from the source / drain region i 1 ⁇ by introducing nitrogen into the source / drain region (: ⁇ 4a, 14b) of the structure Can be effectively prevented.
  • a source Z drain region 14a of lili is formed.
  • ⁇ ⁇ ⁇ To be formed by doing people.
  • low-concentration impurity regions 14b Inject nitrogen before making the entry. More specifically, nitrogen is injected into liij, which undergoes a ripening process to activate the input ions, to form source / drain regions 1a and 14b. Is desirable.
  • the honey is injected obliquely using the “ ⁇ ” ion method, and the low-level source Z-drain region 14b ion injection is performed using a direct ion implanter.

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

明細
¾ I'J]の名称
S O 1 描造を -する半導体装置およびその製造方法 5t Iリ jの分野
この発明は、 半導体装置に関し、 よ り特定的には、 S O
I ^を する半導体装置およびその製造方法に関する。 π Ά{伎術
2 9 図は従来の S 0 I 卜 ラ ンジス夕の構造を示した平
[Γιί であり、 第 3 0 図は第 2 9 の 1 0 () - 1 0 0線に沿 つた断 [Q] 、 第 3 1 図は第 2 9 図の 2 0 0 - 2 0 0線に沿 つた断而図である。 第 2 9 図〜第 3 1 図を参照して、 従来 の S 0 I ト ラ ン ジスタでは、 シ リ コ ン基板 1 上に埋込酸化 2 が形成されている。 埋込酸化胶 2上にはシ リ コ ン層 3 が^成されている。 シ リ コ ン層 3 hには薄いゲ一 ト絶緣膜 1 1 を介してゲー ト ¾極 1 2が設けられている。 シ リ コ ン 3 のゲ— ト電極 1 2 Fの傾域には、 1 X 1 0 ' 7 / c m 3 程: ¾の P型の不純物を含むチヤ ネル領域 1 5 か形成されて いる。 そのチヤ ネル領域 1 5 を挟むよう に、 1 X 1 () 2 " Z c m 3 程度の n型の不純物を含むソース Z ドレ イ ン領域 1 4 が所定の問隔を隔てて形成されている。 ゲ一 卜電極 1 2 下のシ リ コ ン層 3 の端部にはチャ ネル領域 1 5 より も高い 不純物濃度である 1 X 1 0 ) S Z c m 程度の p型の不純物 を む分離領域 1 0 7 か設けられている。 この分離領域 1 0 7 は、 シ リ コ ン層 3 の端部での寄生 M 0 S 卜 ラ ン ジス夕 の発生を防止するために設けられている。 具体的には、 シ リ コ ン層 3の端部は、 通常メサ型に切り落とされたり、 L 0 C 0 S ((LOCal Oxidation of Silicon)分離されている。 このような端部領域では電界が集中したり不純物濃度が低 下したりするためこの端部のしきい値電圧が低下し、 その 結果いわゆる寄生 MO S トラ ンジスタが発生する。 このた め、 通常、 シ リ コ ン層 3の端部には、 チヤネル形成領域 1 5より不純物濃度の高い不純物を導入してその部分のしき い値電压を上昇させた分離領域 1 0 7を設けている。
ゲ— ト電極 1 2を覆うように層間絶縁膜 ] 6が形成され ており、 その層問絶縁膜 1 6にはコ ンタク 卜ホール ] 7力く 所定領域に形成されている。 コ ンタク 卜ホール 1 7を介し てゲ一 卜電極 1 2、 1対のソース Zドレイ ン領域 1 4にそ れぞれ接続するようにアルミ配線 1 8が形成されている。 次に、 第 3 2図〜第 4 3図を参照して、 従来の S O I 卜 ラ ンジス夕の製造方法について説明する。 まず第 3 2図に 示すように、 シ リ コ ン基板 ] 上に 4 0 0 O A程度の厚みを 有する埋込酸化膜 2を挟んで、 その上に 1 0 0 0 A程度の 厚みを有する単結晶からなるシリ コ ン層 3が形成される。 なお、 埋込酸化膜 2は、 シ リ コ ン基板 1 に酸素イオ ンが 2 O O k e Vで 2 x l 018/ c m2 程度注入された後に 1 3 0 0。C程度の高温熱処理が行なわれるこ とによつて形成さ れる。
次に、 第 3 3図に示すように、 シ リ コ ン層 3上に 3 0 0 P
A S度の みを有するパ ッ ド酸化膜 4 を形成した後、 その 上に 2 0 0 0 A程度の厚みを有する シ リ コ ン窒化膜 5 を形 成する。 シ リ コ ン窒化膜 5 上の所定領域に写.真製版技術を 川いて 3 4 図に示すようなフ ォ ト レ ジス ト 6 を形成する。 このフ ォ ト レ ジス ト 6 はフ ィ 一ル ド活性層パター ンを冇し ている。 フ ォ 卜 レ ジス ト 6 をマス ク と して シ リ コ ン窒化股 5 とパッ ド酸化膜 4 をエッ チングする こ とによ って、 第 3 5 Mに示されるよう な形状のシ リ コ ン窒化胶 5 およびパッ ド酸化股 4 か形成される。 こ の後、 p型不純物であるポロ ン （ B ) を 2 0 k e Vで 1 1 0 1 3 Z c m 2 ¾!度注人する こ とによ って、 :； 3 6 図に示されるよ う な分離 m域 1 ϋ 7 が形 される。 こ の後フ ォ ト レ ジス ト 6 を除去する。
次に、 シ リ コ ン窒化膜 5上にさ らにシ リ コ ン窒化膜 （図 小せず） を堆積した後、 異方性エ ッ チ ン グを行なう こ とに よってシ リ コ ン窒化膜 5 の側壁に第 3 7 mに示される よう な シ リ コ ン窒化) ^スぺーサ 1 0 を形成する。 その シ リ コ ン 化股 5 と シ リ コ ン窒化膜スぺ一サ 1 () とをマス ク と して シ リ コ ン ^ 3 を異方性ェッ チ ン グ'するこ とによ って 3 7 図に示されるよ うなフ ィ 一ル ド活性領域となる島状のシ リ コ ン層 3 が形成される。 こ の後、 シ リ コ ン窒化膜 5 、 シ リ コ ン窒化股スぺーサ 1 0 およびパッ ド酸化膜 4 が除去され て 3 8 図に示されるような形状が得られる。
次に、 シ リ コ ン層 3 の上表面および「 则而をゲ一 卜絶緣 膜 1 1 を介 して Sう よ う に第 3 9 図〜第 4 1 図に示される よ うなゲ― 卜 ¾極 1 2 か形成される。 第 3 9 Mはゲー 卜電 極 1 の延びる方向に ' つた断 ιήί図であり、 第 4 0 [¾1は第 3 9 図と 交する方 に沿つた断而図であり、 第 4 1 は 平而 である。 なお、 ゲー ト ¾極 1 2 の形成前に 卜 ラ ン ジ ス夕の しきい値^圧を調整するためのチ ャ ネ ル ドープを、 たとえばボロ ン （ B ) を 4 X 1 0 1 2 c m 2 ¾度 人する こ とによ ってチヤ ネル形成領域 1 5 を形成してお く 。 第 3 9 冈〜 4 1 図のよ う にゲ一 卜 極 1 2 をパターニ ングし た後、 2図および第 4 3 に示すよ う に、 そのゲー 卜
^ 1 2 をマス ク と して n の不純物である ヒ ^ ( A s ) を i X 1 ϋ 1 5 / c m 2 程度で注人する。 これによ つて、 千 ャ ネル領域 1 5 を挟むよ う な n型のソ ース/ ドレ イ ン領域 1 4 を形成する。 こ の ソ ース/ ド レ イ ン領域 1 4 を形成す るためのイオン注入によって、 ゲー 卜電 1 2下以外の部 分の P型不純物が導入された分離領域 1 0 7 は第 4 3図に 示すよ う に消失して しま う。
上 tillのよ う な ソ ース/ ド レ イ ン領域 1 4 の形成後、 第 2 9 図〜第 3 1 図に示したような、 Jg ^絶縁膜 1 6 を堆積す る と と もにコ ン タ ク トホール 1 7 を開孔し、 その後ァル ミ 配線 1 8 を形成する。 このよ う に して、 従来の S 0 1 ト ラ ンジス夕が完成されていた。
上記のよ うな島状に半導体層 3 を加工して形成する S 〇
I 造では、 シ リ コ ン層 3 の端 部分での結品性か劣化す る。 こ のため、 ゲー ト竈 1 2 卜に位 する シ リ コ ン層 3 の ；-部においてソースノ ドレ イ ン領域 1 4 力、らの不純物の ¾速拡 ί¾が発生 し、 第 4 4 図に示されるよ う な增速拡散領 域 1 0 5 力、形成される。 このよ う な增速拡散領域 1 0 5 力 形成される と、 ト ラ ンジスタ特性と して第 4 5 図に示すよ うな ¾常リ ー ク特性が発生する という問题点があつた。 ¾ 1リ 1の ί;ί1示
この発 fリ jの 1 つの R的は、 s 0 I m造を冇する半導体装 において、 ソース z ドレ イ ン領域からの不純物の增 拡 散を仰制する こ とである。
この ¾ のも う 1 つの目的は、 s 0 I m造を饤する半導 体装^において、 與常リ 一 ク特性が発生するのを存効に仰 制する こ とである。
この発叨の一の局面による s 〇 I 構造を f する半導体装 置は、 半導体層と、 第 1 導電型の 1 対のソ一ス Z ド レイ ン 領域と、 ゲ一 卜電極とを備えている。 半導体^は絶縁体上 に形成されてお り主表而を有している。 1 対のソース/ ド レ イ ン領域は、 半導体層の主表面にチャ ネル領域を規 ¾ す るよ う に Γΰΐ隔を隔てて形成されている。 ゲー 卜電極は半導 体屑の主表面上にゲー 卜絶緣膜を介して形成されている。 少な く と も ソースノ ドレ イ ン領域のゲ一 卜電極の延びる方 向の端部とゲー 卜電極下に位置する半導休 ^の端部とのい ずれかには窒素が導入されている。 その窒素の 度プ口 フ ア イ ル'は、 ソース/ ドレイ ン領域のゲ一 卜電極の延びる方 向の ½端部とゲー ト電極下に位置する半導体) iの最端部と の少な く と もいずれかにおいて第 1 の濃度ピー クを有する。 このよう に窒尜をソース Z ド レ イ ン領域のゲ一 卜 ¾ 1¾の延 びる |ujの 端部、 または、 ゲ一 卜 Η£極下に位^する半^ 休 ίの J 端部のし、ずれかに濃度ピー クを有するよ う に導人 する こ とによって、 その最端部においてソース Z ドレイ ン 領域からのィ、純物が拡散するのか抑制される。 こ の結 、 ソ --ス .z ド レ イ ン領域の不純物がゲー 卜 ^ f 下に位 する ^休 の端 1%へ '速拡散するのを冇効に 制する こ と力、 でき る。 u休的には、 導入された窒素 によ って ソース / ド レ イ ン鎖域の不純物の拡 ¾の仲介となる点欠陷な ど力、 卜 ラ ッ プされるので、 ツース z ドレ イ ン領域からの不純物 の 拡 を抑制する こ とかでき る。 これによ り、 ト ラ ン ジス夕特性の異常 リ ー クの発生を防止するこ とかでき る。 上 -の ffiiによる 導体装置の構成において、 ゲー 卜 電極下に位 i する半導体層の端部に第 2導 ¾型の高濃度不 純物 m域が )ίί成されて もよい。 このよう に描成すれば、 ゲ ― 卜 '.{ ドに位置する 導体層の端部における寄生 卜 ラ ン ジス タの ¾ か iJ|l ililjされる。
また、 上記一の局面による半導体装置の構成において、 半導休屑を絶 U体上に問隔を隔てて島状に禝数形成するよ う に構成してもよい。
また、 ヒ 一の局 (ffiによる ^導体装置において、 半導体 廇を半導体^の主表面に形成された素- Γ·分離絶緣膜によつ て複数の半導休^に分離するよ う に構成する と と もに、 、
G P T/ 96/01 48 導休^と素子分離絶縁膜との境界領域近傍でかつゲー ト ^ 極下に位 する 導体 ϋの領域に窒素を導入し、 さ らに素
-了-分離絶緣股に接する半導体層の最端部において濃度ピー クを仃するよう に窒素の濃度プロ フ ア イルを調整する。 こ のよ う にしても、 素子分離絶緣胶によって分離された S 0
I ι¾造における ソース ζ ドレ イ ン領域からの不純物の増速 拡 ¾を 1¾止する こ とができる。
また、 !：.記一の局而における半導体装^の構成において、 蛮尜を少な く と も ソ ー ス/ ド レ イ ン領域に導入する と と も に、 ¾尜をソ ース Ζ ドレ ィ ン ίίΠ域近傍のチ ヤ ネル鎖域にも 導入するよ う に m成する。 こ のよ う にすれば、 ソ ー ス/ ド レ イ ン領域の不純物がチャ ネル領域则に拡散するのも防止 する こ とができる。
上 一の局面における半導体装 の構成において、 室素 を少な く と も ソ ース κ ド レ イ ン領域に導入する と と も に、 窒素の-垂 方向の第 2 の濃度ピー クを半導体層と絶縁体と の界 近傍に位置する よ う に描成する。 このよ う に構成す る こ とによって、 半導体層の結品性か劣化している と考え られる半導体層と絶縁体層との界面近傍でのソース z ドレ イ ン 域からチャ ネル領域に向かう不純物の拡散を有効に 防止する こ とができる。
こ の発明の他の局而における S 0 I 構造を有する半導体 装 の製^方法では、 絶縁体上に主 ¾面を^する半導体層 を形成する。 そ してその半導休層上に第 1 の :人マス クを 形成する。 笫 1 の 入マスクをマスク と して半導体 I の分 M i:人 ί¾域に第 1 導' 型の不純物を注入する こ とによ り千 ャ ネル ί 'ί域よ り も卨ぃ不純物濃 ί¾を する不純物領域を形 成する。 τ· 体 ^の主表面上にゲー 卜絶縁膜を介 してゲー ト i 極を形成する。 ゲー ト をマス ク と して半導体層に 第 2導 の不純物をィォ ン注人するこ とによ り ソースノ ドレ イ ン 域を形成する。 第 1 のマス クおよびゲ一 卜 極 のう ち少な く と もいずれかをマス ク と して、 窒素を注入す る。 この後、 熱処理を施す。 このよ う に窒素を注入 して熱 処 W を行な う こ とによ って、 ^人された ^が不純物の拡 散の起こ りやすい半導体屑の ¾端 ιにパイ ル · ァ ッ プされ、 その部分において、 リーフ、/ ド レ イ ン颃域のィ、純物の拡散 の仲介となる点欠陥などが ¾ 原千によ って ト ラ ッ プされ るので、 ソース Ζ ドレイ ン領域の不純物の拡散を抑制する こ とかてきる。
また、 卜記他の局 ιίι こよる方法において、 窒素の注人を ソース Ζ 卜 ' レ イ ン領域の形成のための 2導 ¾ ¾!の不純物 のイオン注人よ り も fiiiに行なう よ う に m成する。 これによ り、 よ り 効にソース/ ドレ イ ン領域の第 2導電型の不純 物の拡散を防止する こ とかできる。
また、 上 ¾他の方法において、 窒素のイ オン注入をゲー ト をマスク と して半導体^ と絶縁 ί本との界 ιίπ近^に空 素の縦方向の第 2の^度ピー クが位^するよ う に行なう よ う に 成して もよい。 このよう にすれば、 結品か劣化して 拡 ί が, こ りやすいと考えられる半導体層と絶緑体との界
[ίιϊ近傍における不純物の拡散をよ り r効に防止する こ と力、 でき る。
また、 上記他の方法において、 窒素を、 ゲ一 I、 極をマ ス ク と して、 ソース Z ド レ イ ン領域を形成する ための第 1 導 型の不純物のイオン注入よ り もチ ヤ ネル領域側に注入 する よ う に構成してもよい。 このようにすれば、 ソース/ ド レ イ ン領域のみな らずソ ー ス z ド レ ィ ン領域近傍のチ ヤ ネル 域にも窒素が注入されるこ とにな り、 ソース/ ドレ ィ ン領域とチ ャ ネ ル領域との界而近傍に位置する ソース z ド レ イ ン ί 'ί域のイ 純物のチャ ネ ル領域への拡妝を t効に防 止する こ とができ る。
図 ϊίιίの ί¾ i な説明
第 1 図は、 本発明の一の実施の形態による s 〇 1 構造を ίϊする十導休装置を示した平面図である。
, 2図は、 第 1 図に示した半導休装匿の 1 0 0 - 1 0 0 線に沿つた断 ιίϋ Ιズ Iである。
3 は、 第 1 図の半導体装置の 2 0 0 - 2 0 0線に ' つた断面 felである。
4 図は、 第 1 図に示した半導体装 i の 1 0 0 — 1 0 0 跺に沿つた不純物プロフ ア イル図である。
5 図は、 笫 1 図〜第 3 図に示した半導体装置の製造プ u -し'スを説明するための断面 Mである。
5ίί 6 1は、 第 1 冈〜第 3 図に した半^体装^の製迠プ 口七'スを説 1リ jするための断 1¾ である。
7 | は、 第 1 M〜 Sii 3 図に した半 体装匿の製造プ 口 セスを説叨するための断面図である。
8 図は、 第 1 図〜第 3 図に示した半導体装置の製造プ 口セスを説明するための断面図である。
9 図は、 第 1 図〜第 3 図に示した半導体装^の製造プ 口セ スを説明するための断而図である。
第 1 0 Iは、 1 図〜第 3 図に示した半導体装 ί&の製造 プロセスを説明するための断面闵である。
·ν. 1 1 1¾は、 1 〜 Φ 3 図に示した半 休 ¾ mの製造 ブ口セスを説 njjするための断面図である。
1 2冈は、 第 1 図〜第 3 1¾1に示した半導体装 i の製^ プ□セスを説明するための断而冈である。
第 1 3 図は、 第 1 図〜第 3 図に示 した半導体装置の製造 プロセスを説明するための岍面図である。
, 1 4 図は、 第 1 3 図に示したェ ¾における第 1 3 図と ι¾交する断 ffiiに つた断 ίιί である。
ψ, 1 5 ! Ιは、 第 1 3 および第 1 4 図に示した丄 におけ る平而 [¾である。
1 G 図は、 第 1 t¾l〜 , 3 に示した本発明の半導体装 置の製造プロセスを説明するための断而図である。
第 1 7図は、 第 1 c に示したェ程における 1 6 と
:® [i!iな断 Ιίιΐ'に -H)つた断 tiii図である o
1 8闵は、 1 1〜第 3 felに示した本発明の 導体装 9 / 1648 置を製 ^するための他の方法を示した断面図である。
^ 1 9 図は、 第 1 図〜第 3 図に示した本発明の半導体装 を製造するための他の方法を示した断面図である。
2 0 図は、 第 1 図〜第 3 図に示した本発明の半導体装
^を製造するための他の方法を示した断面図である。
2 1 図は、 本発明の第 2の実施形態による S 0 I 構造 を仃する 導体装置を示した断面 jである。
？ ίί 2 2 |¾|は、 本発 n;jの第 3 の実施形態による S 0 I 構造 を冇する半導体装置の製造プロセスを示した断面図である。
?Π 2 3 図は、 第 2 2 図と直交する方向の断而 ί¾である。
？ π 2 4 mは、 本発叨の第 3 の実施形態による s 0 I m を する半導体装置の製造プロセスを説明するための断面 図である。
2 5 図は、 第 2 4 図に対して直交する方向の断面図で ある。
Ψ> 2 6 図は、 第 3 の卖施形態の窒素の分布状態を説明す るための斜視図である。
2 7図は、 第 2 6 図の 3 0 0 - 3 0 0線に沿つた不純 物プロ フ ァ イル図である。
. 2 8 図は、 本発明の第 4 の実施形態による S 〇 I 構造 を有する半.導体装置を示した断面図である。
2 9 冈は、 従来の S O I 構造を有する半導体装^を示 した、「:而 Wである。
第 3 0 図は、 第 2 9 図に示した十.導体装置の 1 0 () — 1 ϋ ϋ線に ¾つた断面図である。
3 1 冈は、 5 2 9 図に示した半導体装置の 2 0 0 - 2 U 0線に沿つた断 ιΐί図である。
3 2 1^1は、 第 2 9 図〜第 3 1 図に示した従来の半導体 装 の製造プ口セスを説明するための断面図である。
第 3 3図は、 第 2 9 図〜第 3 1 ¾に示した従来の半導体 装 の製^プロセスを説明するための断面図である。
4 Μは、 第 2 9 ^〜第 3 1 図に示した従来の半導体 装 の製造プロセスを説明するための断面図である。
3 5 図は、 第 2 9 図〜第 3 1 図に示した従来の ^導体 装 の製迠プロセスを説明するための断【ίπ図である。
笫 3 G 図は、 第 2 9 図〜第 3 1 図に示した従来の半導体 装 ¾の製造プロセスを説明するための断而図である。
第 3 7 図は、 第 2 9 図〜第 3 1 に示した従来の半 体 装置の製造プロセスを説明するための断而図である。
第 3 8 図は、 第 2 9 図〜第 3 1 図に示した従来の半導体 ¾ の製^プロセスを説明するための断 ώΐ図である。
？第 3 9 図は、 第 2 9 | |〜第 3 1 図に示 した従来の半導体 装 ί^.の製造プロセスを説明するための断面 Μである。
第 4 0 図は、 第 3 9 図の断面に 交する断 ί図である。
1 図は、 第 3 9 および第 4 0 Iの平而図である。 第 4 2図は、 第 2 9 図〜第 3 1 [¾1に した従来の 導休 装 itの製造プ口セスを説 するための断 Ιίΰ図である。
第 4 3 は、 第 4 2 図の断面に ώ交する断 rffi冈である。
】 1 m 4 4 図は、 従来の半導体装置の f I題点を説明するため の料視図である。
. 4 5 図は、 従来の半導体装置の問題点を説明するため のゲー ト 王と ドレ イ ン電流との関係を示した相関図であ る。
1リ jの ¾施をするための最良の形態
まず 1 図〜第 4 図を参照して、 本発明の第 1 の実施形 態による S 0 I 構造を有する半導体装置について説明する。 こ の第 1 の実施形態では、 シ リ コ ン基板 1 上に埋込酸化膜 2か形成されている。 ffi込酸化臉 2 ト.の所定領域には ^結 rinの シ リ コ ン i 3 か形成されている。 シ リ コ ン ^ 3 には、 1 1 0 1 7 / c m 3 程度の p ¾不純物を有するチ ヤ ネル領 域 1 5 を挟むよう に、 所定の間隔を隔てて 1 >: 1 0 2 0 κ c m 1¾度の η型不純物を含むソース Ζ ドレイ ン領域 1 4 形成されている。 シ リ コ ン層 3 の h表面上および则表面上 にはゲ一 卜絶縁膜 1 1 を挟んでゲー ト電極 1 2が形成され ている。
また、 ゲー ト電極 1 2下の シ リ コ ン層 3 の端部には、 千 ャ ネル領域 1 5 よ り も高い不純物濃度である 1 X 1 0 1 a / c m 3 程度の p型不純物を含む分離領域 7が設けられてい る。 この分離領域 7 は、 ゲ一 卜電極 1 2下のシ リ コ ン屑 3 の端部での Γ£界集屮に よ る寄生 ト ラ ン ジス 夕 の発生を防止 するために設けられている。 こ こで、 こ の実施形態による 半^休装 Sでは、 分離領域 7 に窒素か 1 X I 0 2 (, / c m 3 程度の濃度で導入されている。 シ リ コ ン層 3の端面には窒 素が蓄積した窒素パイル · アツプ領域 8が設けられている。 第 2図および第 4図を参照して、 シ リ コ ン層 3の端面の窒 素パイル · ァップ領域 8では窒素の濃度が高く、 端面で濃 度ピーク （ 1 X 1 0 2 1 Z c m 3 ) が存在することがわかる。
ゲ一 ト電極 1 2を覆うように層間絶縁膜 1 6が設けられ ており、 さ らにその層間絶縁膜 1 6のソース Z ドレイ ン領 域 1 4およびゲー ト電極 1 2上に位置する領域にはそれぞ れコ ンタ ク 卜 ホール ] 7 が設けられている。 そのコ ンタ ク 卜ホールを介してソー ス Z ド レ イ ン領域 1 4 およびゲ一 ト 電極 1 2 にそれぞれ電気的に接続するようにアルミ配線 1 8が形成されている。 なお、 第 3図および第 4図に示すよ う に、 ソース / ド レイ ン領域 1 4 を囲むよ う に窒素が導入 された分離領域 7 aが設けられているが、 この分離領域 7 aは分離領域 7 と異なり、 P型を有していない。
上記のように、 本実施の形態では、 分離領域 7 に窒素を 導入し、 さ らに分離領域 7のシ リ コ ン層 3の最端面近傍に 窒素濃度のより高い窒素パイル · アツプ領域 8を設けるこ とによ って、 シ リ コ ン層 3の最端面においてソース Z ド レ ィ ン領域 ] 4からの不純物が增速拡散されるのを有効に防 止するこ とができ、 その結果異常リ ーク電流を低減するこ とができる。 また、 ソース Z ド レイ ン領域 1 4からの不純 物の拡散とと もに顕著に現われていた寄生 トラ ンジスタの 発生も低減するこ とが可能となる。 これは、 シ リ コ ン層 3 の ίβ端 ffiiにおいて、 ソース Z ドレ イ ン領域 1 4 の不純物の 拡散の仲介となる点欠陥などを窒素原子が ト ラ ッ プする こ とによって、 ソース Z ドレ イ ン領域 1 4 からの不純物の拡 散を仰制する こ とができるためである。 この結果、 ソース / ド レイ ン領域 1 4 の不純物がゲ一 卜電極 1 2下のシ リ コ ン ) 3 の最端部に增速拡散されるのを 効に防止する こ と ができ る。
次に、 5 m〜第 1 7 図を参照して、 第 1 [¾1〜第 4 図に 示した 1 の実施の形態による半導体装置の製造プロセス について説叨する。 まず、 第 5 図〜第 8 図に したェ ¾は、 Ψ, 3 2闵〜 3 5 図に示した工程と同様であるので説明を 省略する。 次に、 第 9 図に示すよう に、 フ ォ ト レ ジス ト 6 をマス ク と してシ リ コ ン層 3 に窒素を注人する。 窒素の注 入条件は、 たとえば 1 0 k e Vの注入エネルギで 1 X 1 0 ' δ / c m の注人量で行なう力、、 1 1 0 1 3 / c m 2 〜 1 X I 0 1 6 c m 2 の範囲内であればどのよう な注人量であ つて も効果がある。 注入量の最適値は分離条件との組合せ によって決定される。
こ こで、 窒素の注入は、 ゲー ト電極 1 2下のシ リ コ ン屑 3 の端 fii (第 2図参照 ) でのソース Z ドレ イ ン領域 1 4 力、 らの不純物の拡散を防止するためのものなので、 最終的に シ リ コ ン層 3 の端面になる領域によ り多 く 窒素を導入する のが好ま しい。 この後、 第 1 0 図に示すよ う に、 M じフ 才 ト レ ジス 卜 6 をマス ク と して分離傾域 7 にボロ ン （ B ) を 2 0 k e Vの注入エネルギで 3 x 1 0 1 3 Z c m 2 程度の注 入量で注入する。 このボロ ンのイオン注入は、 垂直に注入 する方法であってもよいし、 斜め回転イオン注入を用いて もよい。 この後、 フ ォ ト レ ジス ト 6、 第 3 7図〜第 4 3図 に示した従来のプロセスと同様のプロセスを用いて、 第 1 1 図〜第 1 7図のプロセスが施される。 第 1 7図における ヒ素のイオン注入は 5 O k e V， 1 x 1 0 1 5 / c m 2 で行 ない、 その後 8 0 0 °C， 3 0分の熱処理を行なう こ とによ つて、 ヒ素を活性化させるとと もに、 窒素パイル · アップ 領域 8が形成される。
なお、 第 8図〜第 1 2図のプロセスでは、 シ リ コ ン窒化 膜スぺーサ 1 0を用いてその下に分離領域 7 を形成してい るが、 必ずしもこの方法による必要はない。 たとえば、 第 1 8図〜第 2 0図に示すように、 フ ォ 卜 レ ジス ト 6をマス ク と してシ リ コ ン層 3 を島状にメサ加工した後、 斜め回転 イ オ ン注入を用いて窒素を注入した後さ らに斜め回転ィォ ン注入法を用いてボロ ンを注入するようにしてもよい。
次に、 第 2 1図を参照して、 本発明の第 2の実施の形態 による半導体装置について説明する。 この第 2の実施の形 態では、 L 0 C 0 S分離を用いた S 0 I 構造に本発明を適 用している。 この構造では、 シ リ コ ン層 3の端部には L 0 C 0 S法によって形成したフィ ール ド酸化膜 1 3が形成さ れており、 このフィ ール ド酸化膜 1 3 によって隣接するシ リ コ ン層 3が分離されている。 このような構造においても、 ゲ一 卜 ι |¾ 1 2 卜 'に位 itする シ リ コ ン ) 3 の端部ではフ ィ
―ル ド 化股 1 3 の形成によ って応力が発生して結品欠陥 か じやすい。 このため、 その部分で寄生 卜 ラ ン ジス夕の 発 を防止するため、 チャ ネル領域 1 5 よ り も高い不純物 (ボロ ン） の濃度を有する分離領域 7 を形成している。 ま た、 その分離領域 7 に こ の実施の形態では窒素を導入する こ とによ って、 ソ ース Z ドレ イ ン領域 ( M示せず） 力、らの ィ、純物か分離 域 7 に增速拡散されるのを冇効に防止する こ とができる。 つま り、 分離領域 7 には、 高 m度のポロ ン と、 素か ^入されている。 さ に、 分離領域 7 の フ ィ ー 几 ド酸化股 1 3 则の端部には^尜が萏 ίされた ^パイ /し • 丁 ッ プ領域 8 を形成している。
次に、 第 2 2 図〜第 2 7 図を参照して、 本発叨の第— 3 の 実施形態による S 〇 I 構造を有する半導体装^およびその 製造プロセ スについて説明する。 まず、 第 2 6 図および第 2 7図に示すよ う に、 こ の第 3 の実施形態では、 ソ ース Ζ 卜" レ イ ン ίίί 1 4 に窒素が導人されており、 さ らに、 ソ一 ス / ド レ イ ン領域 1 4 を囲むシ リ コ ン層 3 の端部に窒素濃 度の高い窒素パイ ル ■ ア ッ プ領域 8 が設けられている。 こ のよ う に ツ ー ス Z ドレ イ ン領域 1 4 のゲー ト ¾極 1 2 の延 びる方^の端部に窒素-濃度の高い窒 パイ ル ■ ァ ッ プ領域 8 を設ける こ とによって、 その窒尜原ィ-か、 拡散の起こ り やすいソース/ ド レ イ ン領域 1 4 のゲー ト ί¾ 1 2の延び る方 リの端 において、 ソース Z ドレ イ ン領域 1 4 の不純 物の拡散を防止する効果がある。 このため、 分離領域 7 に リ ー フ、 / ドレ イ ン領域 1 4 か らの不純物が增 iii拡散するの を防止する こ とができ る。 これによ り、 その增速拡散によ る與 - リ -- ク ¾流の発生を防止するこ とかでき る。 また、 ソ ース Z ド レ イ ン領域 1 4 に導入された窒素によ って、 分 域 7 における增速拡散を |¾止するこ とができ る効果に 加えて、 千 ャ ネル領域 1 5 に対しても I司様の幼果を得る こ とかでき る。 a休的には、 i 込酸化膜 2上に形成する シ リ コ ン層 3 は結品性が不 卜分な場合かあり、 シ リ コ ン層 3 の 端部だけでな く チ ャ ネ ル領域 1 5 の部分において も結品性 の ·]1 ぃ邰分が存 : ΐ\.する可能性がある。 こ のため、 チ ャ ネ ル 領域 1 5 の結品 11:の恋い部分から部分的に问様の增速拡散 が こ り、 その結果異常リ ー ク ¾流か発生する という こ と も えられる。 ソース/ ドレ イ ン領域 1 に Μ ^を導人す る こ とによ -つて、 このよう な千 ャ ネル領域 1 5 における ソ ー フ、 / V レ イ ン領域 1 4 からの不純物の增速拡散をも ^効 に |¾ ll:する こ とにできる。 なお、 シ リ コ ン ^ 3 のチャ ネル 1 5 における結品性の劣化は、 ^込酸化股 2近傍で起 こ る確率が高いので、 ソ ー ス/ ド レ イ ン領域 1 4 に導入す る の縱方 （垂 方向） の濃度ピー クを ffi込酸化股 2 と シ リ コ ン屑 3 との界面に設定するのが好ま しい。
上 の 3 の ¾施の形態の半導体装 i の製^プロセスと しては、 第 2 2 および第 2 3 mに すよ うに、 パター二 ン ゲされたゲー 卜電 1 2 をマス ク と してソー ス z ドレ イ ン ί 域 1 4 か形成される領域に窒素を 1 0 k e V， 1 メ: 1 0 15 X c m 2 の条件下で ·:人する。 この 素の Γι:人は垂 方向に注人する場合を示しているが、 斜め回転イオン注入 を川 I、て注人 して もよい。 こ の後、 第 2 4図および第 2 5 図に示すように、 ゲー ト電極 1 2をマスク と して ヒ素 （ A s ) をイオ ン注入する。 このイオン注入は翁商イオ ン注入 を川いる。 これによ り、 ソース/ ドレ イ ン領域 1 4 か形成 される。 なお、 窒素の注入はソース/ ドレ イ ン領域 1 4 を 形成するための ヒ素の注入よ り も前に行なう こ とによ って、 ヒ の拡 ff'xをよ り 効に防止するこ とができる。 また、 窒 素を料め lul転イオ ン注人法を 、て注入して ヒ素を ιΗィ ォン 入 を Hいて注入すれば、 第 2 5図に示すよ う に、 窒尜注人鎖域 7 bをソース Zド レ イ ン領域 1 4 内の ヒ ^よ り もゲー ト電極 1 2のよ り内側に導入するこ とができ る。 これによ り千 ャ ネル領域 1 5側に位 ¾する ヒ素がチャ ネル 領域 1 5 に拡散するのをよ り有効に防止するこ とができ る。 ヒ の ϋ::人後に、 8 0 0 °C， 3 0分の熱処理を施すこ とに よって ヒ素を¾気的に活性化させる と と もに、 窒素パイ ル - 丁 ッ プ ®域 8が形成される。
次に、 第 2 8図を参照して、 本発 mの第 4 の実施の ίί 態 による半導体装置では、 L D D (Lightly Doped Drain)樅 造を ¾ "する ソ ース/ ド レ イ ン領域に窒素を導入 している。 L D D描迠は、 低濃度の不純物領域 1 4 b と高濃度の不純 物領域 ] 4 a とによつて構成される。 このよ う に L D D Wi 造のソース/ ドレ イ ン領域 （： 〗 4 a , 1 4 b ) に窒素を導 人する こ とによ つて も上記したと问様、 ソース/ ドレ イ ン 領 i 1 \ からの不純物の拡散を有効に防止する こ とができ る。 なお、 L D D構造は、 通常、 低濃度のソースダ ドレ イ ン ftl域 1 4 b を形成するためのィオ ン注入を行なつた後、 卨 li のソース Z ド レ イ ン領域 1 4 a を形成するためのィ ォン ϋ·:人を行なう こ とによ って形成する。 この場合、 低濃 度の不純物 域 1 4 bのためのィォ ン ト:入を行な う前に窒 素を注人する。 よ り詳細には、 窒素は、 ソース/ ド レ イ ン 域 1 a および 1 4 b 成のために 1;入 したイオ ンを活 性化させるための熟処理を行な う liijに注入するのが望ま し い。 また、 蜜 を斜め【"ί転イ オン ^人法を Hjいて注入 し、 低 度のソ ース Z ド レ イ ン領域 1 4 b の イ オ ン注入を l¾直 イオ ン注人を fflいて行なう こ とによつて、 低^度のソース / ド レ イ ン領域 1 4 b よ り もゲー ト 1 2 側に窒素を導 入 した窒素注入領域 7 bを形成する こ とかでき る。 これに よ り、 チ ャ ネル領域 1 5近傍に位 する低^度のソ ー スノ ドレイ ン領域 1 4 bの不純物の拡 ί汝をよ り有効に l ihする こ とかでき る。 また、 窒 注入後に 8 0 0 °Cで 3 0 分程度 の熱処理を施すこ とによ って、 シ リ コ ン (Si 3 の端部に窒 パイ ル · ァ ッ プ領域 8 を形成する こ とかできる。
なお、 上記第 1 〜第 4 の ¾施の形態では N M 0 S型 ト ラ ン ジス 夕 について n 型のソ ース / ド レ イ ン領域の不純物の 異 'r;i 拡散を防 I するために窣^注入を行なっているか、 Ρ o s 型 卜 ラ ン ジス夕の p の ソ ース z ド レ イ ン領域の不 純物の 拡散防止のために窒素注入を行なっても同様の ll を ί' る こ とができる。 また、 上記第 1 〜第 4 の ¾施の 形態では Ν Μ 0 S型 ト ラ ン ジスタのみが存在する構造を示 したが、 Ν Μ 0 S型 ト ラ ンジスタ と Ρ Μ 0 S型 卜 ラ ンジス クの両 か存 :する場合には、 両者のゲー 卜電極形成後に ώに窒尜注人を行なえは、 ¾尜注人プロ セスをよ り簡略 的に行なう こ とかできる。 なお、 第 1 の Ι の形態に示し た分離領 W 7 に 素か導人された描迠と ^ 3 の実施の形態 に示したソー ス Ζ ドレ イ ン領域 1 4 に ^が導入された描 -とを I.合せてもよい。 このよう にすれは、 ツ ース ドレ イ ン 域 1 4 からのィ、純物の拡散をよ り 打 ¾に防止する こ とかでき る。
産 上の利川可能性
本 ¾叨に ½つた S O I 構造を有する半導体装 は、 S O
】 造の特有の問 点である ソー ス z ドレ ィ ン頒域からの 不純物の拡散による リ ー ク ¾流の発生を Iリ j止するこ とがで き る ものである。 このため、 s 0 1 m を有する半導体装 置に広 適川可能である。

Claims

請求の範囲
1. 絶縁体 （ 2 ) 上に形成された、 主表面を有する半導 体層 （ 3 ) と、
前記半導体層の主表面にチャ ネル領域 （ 1 5 ) を規定す るように形成された第 1導電型の 1対のソースノ ドレイ ン 領域 （ 1 4 ) と、
前記半-導体層の主表面上にゲー ト絶縁膜 （ 1 1 ) を介し て形成されたゲー ト電極 （ 1 2 ) と、
少なく と も前記ソー ス / ド レイ ン領域と前記ゲ一 ト電極 下に位置する前記半導体層の端部とのいずれかに窒素が導 入されており、 前記窒素の濃度プロフ ァ イ ルは、 前記ソー ス Zドレイ ン領域の前記ゲ一 ト電極の延びる方向の最端部 と前記ゲー 卜電極下に位置する前記半導体層の最端部との 少なく ともいずれかにおいて第 1の濃度ピークを有する、 S O I構造を有する半導体装置。
2. 前記ゲー 卜電極下に位置する前記半導体層の端部に は第 2導電型の高濃度不純物領域が形成されている、 請求 の範囲第 1項に記載の S 0 I構造を有する半導体装置。
3. 前記半導体層は前記絶縁体上に間隔を隔てて島状に 複数形成されている、 請求の範囲第 1項に記載の S 0 I構 造を有する半導体装置。
4. 前記半導体層は前記半導体層の主表面に形成された 素子分離絶縁膜 （ 1 3 ) によって複数の半導体層に分離さ れており、 ιϋΠ ゲー 1、 ^極下に位^する、 前記半導体層と前記素ザ- 分 ^絶縁股との境界領域近傍に前記窒^が 入されており、 iiij記窒 の 度プロ フ ァ ィルは、 前 素子分離絶^膜に する I 5d半 ^体層の最端面において第 1 の濃度ピー クを する、 求の範 第 1 項に記載の S 0 I 構造を冇する半
^休装 g
5 . 前^ ^素は少な く と も前記ソース Z ド レ イ ン領域に
^入されており、
ii'u m i\は ιίίί ソ ース Ζ ド レ ィ ン領域近傍のチ ヤ ネ ル ffi 域に も ^入されている、 請求の範冊 1 ¾に； 戟の S 0 1 描^を仃する 導体装置。
(； . fiij" ^は少な く と も前記ソ ー ス/ ド レ イ ノ領域に 導人されており、
前¾窒素の濃度プロ フ ァ イ ルは前記半導体層と前 ¾絶緣 休との界 \[\\近傍に位置している垂直方向の第 2 の 度ピー クを仃する、 請^の^ ffl第 1 項に ΪΕ载の S 0 I 構造を冇す る半導体装^。
7 . 絶緣体 （ 2 ) 上に主表而を有する半導体 ; ( 3 ) を 形成する工程と、
前記半導体 iff 卜-に第 1 の注人マ ス ク （ 6 ) を形成するェ 程と、
ijij記第 1 の注人マス クをマス ク と して前 Id半導体層の分 離注人領域に第 1 導電型の不純物をィォン注入する こ とに よ り千 ャ ネル領域よ り も高い不純物^度を有する不純物領 域を形成する 1：程と、
前 半^体 ϋの主 ¾ ifii上にゲー ト絶縁股 （ 1 に） を介し てゲー ト Πί極 ( 1 2 ) を形成する I： ¾と、
liij i ゲー 卜 ^ ¾をマスク と して前記半導体層に第 2導電 型の不純物をイオン注入する こ とによ り ソ ース Z ド レ イ ン （ 1 4 ；) を形成する丁.裎と、
iiij , 1 のマス クおよび ιϋί ^ゲ一 卜 ¾極のう ら少な く と もいずれかをマス ク と して、 窒 を 入するエ^と、
iiij , 窒素の 人後に熟処理を施すこ とによつて【1ί 窒素 の^ ¾ピー クが、 ι ΐί； Ε 休 \の hk 部に するよ う に する工程と、 を fjえた、 S O I 構造を伃する半 体装^の 製造方法。
8 . ¾窒素の注人は、 前 ¾ソース/ ドレイ ン颃域の形 成のための前記第 2導 型の不純物のイオ ン注入よ り も前 に行なう、 請求の盹囲第 7项に^載の S 0 I 構造を存する 半 休装^の製造方法。
！) . iiij； 窒素のイオ ン注入は ゲー 卜 ¾極をマス ク と して 記 導体 ϋと前 絶^体との界 iffi近傍に前^ ¾素の I 方 の ^度ピー クが位^するよう に行なう、 求の範 【¾ tn 7 ¾に記載の S 0 I 構造を有する半導体装置の製造方 法。
1 0 . 前記窒素は、 前 ¾1ゲー ト ^極をマ スク と して前記 ソ ース/ ド レ イ ン領域を形成するための第 2導電 のィ、純 物のイオン注人よ り も /記チ ヤ ネル領域側に注人する、 請 求の! itilffl n 7 ¾に記載の S 0 I描造を有する半導体装^の 製^ 法。
PCT/JP1996/001648 1996-06-14 1996-06-14 Semiconductor device having soi structure and method for manufacturing the device WO1997048136A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP96917698A EP0905789A4 (en) 1996-06-14 1996-06-14 Semiconductor device having soi structure and method for manufacturing the device
PCT/JP1996/001648 WO1997048136A1 (en) 1996-06-14 1996-06-14 Semiconductor device having soi structure and method for manufacturing the device
US09/161,275 US6225663B1 (en) 1996-06-14 1998-09-28 Semiconductor device having SOI structure and method of fabricating the same
US09/790,699 US6509211B2 (en) 1996-06-14 2001-02-23 Semiconductor device having SOI structure and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/001648 WO1997048136A1 (en) 1996-06-14 1996-06-14 Semiconductor device having soi structure and method for manufacturing the device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/161,275 Continuation US6225663B1 (en) 1996-06-14 1998-09-28 Semiconductor device having SOI structure and method of fabricating the same

Publications (1)

Publication Number Publication Date
WO1997048136A1 true WO1997048136A1 (en) 1997-12-18

Family

ID=14153418

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/001648 WO1997048136A1 (en) 1996-06-14 1996-06-14 Semiconductor device having soi structure and method for manufacturing the device

Country Status (3)

Country Link
US (2) US6225663B1 (ja)
EP (1) EP0905789A4 (ja)
WO (1) WO1997048136A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910672A (en) * 1997-02-26 1999-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2002231957A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体装置及びその製造方法
JP2005311280A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体装置およびその製造方法
JP2007103492A (ja) * 2005-09-30 2007-04-19 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2007251146A (ja) * 2006-02-20 2007-09-27 Seiko Instruments Inc 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369434B1 (en) * 1999-07-30 2002-04-09 International Business Machines Corporation Nitrogen co-implantation to form shallow junction-extensions of p-type metal oxide semiconductor field effect transistors
US7138318B2 (en) 2003-05-28 2006-11-21 Advanced Micro Devices, Inc. Method of fabricating body-tied SOI transistor having halo implant region underlying hammerhead portion of gate
JP4870908B2 (ja) * 2004-01-23 2012-02-08 エルピーダメモリ株式会社 半導体装置の製造方法
US7723279B2 (en) 2006-08-23 2010-05-25 The Clorox Company Foamable compositions containing alcohol
GB2459666A (en) * 2008-04-29 2009-11-04 Sharp Kk Thin film transistor with low leakage current
US9735242B2 (en) * 2015-10-20 2017-08-15 Globalfoundries Inc. Semiconductor device with a gate contact positioned above the active region
US9853110B2 (en) 2015-10-30 2017-12-26 Globalfoundries Inc. Method of forming a gate contact structure for a semiconductor device
US10276674B2 (en) 2016-06-28 2019-04-30 Globalfoundries Inc. Method of forming a gate contact structure and source/drain contact structure for a semiconductor device
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132677A (ja) * 1983-01-20 1984-07-30 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH0521460A (ja) * 1990-12-25 1993-01-29 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPH07176753A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JPH07193248A (ja) * 1993-12-27 1995-07-28 Nec Corp 電界効果型トランジスタ及び製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239867A (ja) 1988-03-19 1989-09-25 Fujitsu Ltd 絶縁膜上半導体の形成方法
JP2507567B2 (ja) 1988-11-25 1996-06-12 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
US5060035A (en) 1989-07-13 1991-10-22 Mitsubishi Denki Kabushiki Kaisha Silicon-on-insulator metal oxide semiconductor device having conductive sidewall structure
JPH0366165A (ja) 1989-08-04 1991-03-20 Seiko Instr Inc 半導体基板への不純物拡散方法
JP2547663B2 (ja) 1990-10-03 1996-10-23 三菱電機株式会社 半導体装置
JP2940880B2 (ja) 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
JPH06314698A (ja) 1993-03-05 1994-11-08 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JP3830541B2 (ja) * 1993-09-02 2006-10-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5514902A (en) * 1993-09-16 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having MOS transistor
JP3442154B2 (ja) 1993-09-16 2003-09-02 三菱電機株式会社 半導体装置の製造方法
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132677A (ja) * 1983-01-20 1984-07-30 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH0521460A (ja) * 1990-12-25 1993-01-29 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPH07176753A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JPH07193248A (ja) * 1993-12-27 1995-07-28 Nec Corp 電界効果型トランジスタ及び製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0905789A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910672A (en) * 1997-02-26 1999-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6171889B1 (en) 1997-02-26 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2002231957A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体装置及びその製造方法
JP2005311280A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体装置およびその製造方法
JP2007103492A (ja) * 2005-09-30 2007-04-19 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2007251146A (ja) * 2006-02-20 2007-09-27 Seiko Instruments Inc 半導体装置

Also Published As

Publication number Publication date
US20010019871A1 (en) 2001-09-06
EP0905789A4 (en) 1999-08-25
US6225663B1 (en) 2001-05-01
EP0905789A1 (en) 1999-03-31
US6509211B2 (en) 2003-01-21

Similar Documents

Publication Publication Date Title
JPH11121739A (ja) 半導体装置及びその製造方法
JP2001352057A (ja) 半導体装置、およびその製造方法
WO1997048136A1 (en) Semiconductor device having soi structure and method for manufacturing the device
JP2000340671A (ja) 半導体装置の製造方法及び半導体装置
JP3831598B2 (ja) 半導体装置とその製造方法
JP3611901B2 (ja) 半導体装置の製造方法
JP3448546B2 (ja) 半導体装置とその製造方法
JP3954140B2 (ja) 半導体装置及びその製造方法
JP3425043B2 (ja) Ｍｉｓ型半導体装置の製造方法
JPH09199720A (ja) Ｍｏｓ型半導体装置とその製造方法
JP3802331B2 (ja) 半導体装置とその製造方法
JPH07263690A (ja) サリサイド構造を有する半導体装置とその製造方法
JPH04255233A (ja) 半導体装置及びその製造方法
JPH0878685A (ja) Ｓｏｉ−ｍｏｓｆｅｔとその製造方法
JP3403117B2 (ja) 半導体装置の製造方法
JPH0541516A (ja) 半導体装置及び製造方法
JP2002158349A (ja) 半導体装置とその製造方法
JPH06105715B2 (ja) 半導体集積回路装置の製造方法
KR100260366B1 (ko) 반도체 소자의 제조 방법
JP2836575B2 (ja) 半導体装置とその製造方法
JP4145946B2 (ja) Ｓｏｉ構造を有する半導体装置の製造方法
JP3379312B2 (ja) 半導体への不純物拡散抑制方法、半導体への不純物選択拡散方法、半導体装置及び半導体装置の製造方法
JPH07193235A (ja) 半導体装置およびその製造方法
KR20010017654A (ko) 반도체소자의 게이트전극 구조
JPH01143357A (ja) 半導体装置およびその製法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1996917698

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09161275

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1019980709587

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1996917698

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980709587

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1019980709587

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1996917698

Country of ref document: EP