[go: up one dir, main page]

WO1997011485A1 - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
WO1997011485A1
WO1997011485A1 PCT/JP1996/002591 JP9602591W WO9711485A1 WO 1997011485 A1 WO1997011485 A1 WO 1997011485A1 JP 9602591 W JP9602591 W JP 9602591W WO 9711485 A1 WO9711485 A1 WO 9711485A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
copper
semiconductor device
gas
opening
Prior art date
Application number
PCT/JP1996/002591
Other languages
French (fr)
Japanese (ja)
Inventor
Kenichi Takeda
Kenji Hinode
Hiroshi Miyazaki
Seiichi Kondo
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Publication of WO1997011485A1 publication Critical patent/WO1997011485A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device having a wiring made of copper or a copper alloy having low resistance and high reliability. It concerns the equipment and its manufacturing method.
  • wiring made of aluminum or aluminum alloy has been mainly used for wiring of large-scale integrated circuits (LSIs).
  • LSIs large-scale integrated circuits
  • aluminum does not have to have a low melting point (660 ° C) and has poor migration resistance, so aluminum is not.
  • wiring made of an anolymium alloy tends to cause accidents such as disconnection, and it is difficult to cope with high integration and high speed of LSI.
  • copper has a much higher melting point than aluminum (1,083 ° C) and low electrical resistivity (bulk value). Approximately 23) of aluminum is regarded as a promising wiring material for next-generation LSIs.
  • a groove having a predetermined shape is formed in an insulating film, and copper is embedded in the groove. and Tsu by the and this you remove excess copper that exist outside, how formed form a copper wiring having a predetermined shape have been proposed (KOKOKU 6 - 1 0 3 6 8 1) 0
  • a groove having a width of 0.25 to 8 ⁇ and a depth of 0. cm is formed by using a dry etching method.
  • CVD chemical vapor deposition
  • a 50-nm-thick titanium nitride film and a 0.5-m-thick copper film are sequentially formed on the entire surface by the method to fill the grooves, and the excess titanium nitride film and copper are removed.
  • the film is removed by a CMP (chemical mechanical polishing) method to form a copper wiring.
  • the copper film formed by the CVD method has high reliability due to the presence of significant concaves and convexes on the surface, which may cause cavities inside the copper wiring. It is difficult to form thin copper wiring by the above method.
  • the copper film since the copper film is heat-treated in a mixed gas atmosphere of oxygen and hydrogen, the copper film may be oxidized and the resistivity of the copper film may increase. In addition, mixed gases of oxygen and hydrogen can explode, and extreme care must be taken to implement them.
  • the purpose of the present invention is to solve the problems of the above-mentioned conventional method.
  • An object of the present invention is to provide a method for manufacturing a semiconductor device, which can easily form a copper wiring having a property without causing the above explosion.
  • an opening or a groove formed in an insulating film is filled with a film of copper and an alloy of an element which accelerates surface diffusion of copper. In this way, the wiring is formed.
  • the wiring according to the present invention is made of not only copper but also an alloy containing an element which accelerates the surface diffusion of copper, so that only copper is used.
  • the fluidity is remarkably improved, and the opening and the groove can be easily filled by the heat treatment at a much lower temperature. Therefore, compared to the case of using only copper, it is possible to fill the inside of the groove with a much smaller width, so wiring with a very small line width is required. It is possible to form the cavities, and there is no fear that the above cavities are generated inside the wiring.
  • Elements accelerating the above-mentioned surface diffusion of copper include lead, bismuth, soot, zinc, nitrogen, sulfur, indium, sodium, and gallium. , Talmium, iron and selenium, at least one selected from the group consisting of: Is set to 0.05% to 0.5% to obtain a favorable effect. These elements If the content is less than 0.05%, the effect of the present invention will be insufficient, and if it is more than 0.5%, the electrical resistance will increase. It is inappropriate for wiring of semiconductor devices.
  • a second insulating film having a second opening is interposed between the insulating film and the semiconductor substrate, and the second opening is electrically connected to the wiring. It can be filled with the conductive film. As a result, direct contact between the copper wiring and the semiconductor substrate is prevented, and the reliability of the semiconductor device is further improved.
  • the conductive film that fills the second opening may include tungsten, titanium, tantalum, niob, nonadium, nickel, and the like. And at least one selected from the group consisting of cobalts and alloys or compounds based on at least one of these. Can be used.
  • a tungsten film can be interposed between the wiring and the conductor film and the insulating film, whereby copper and silicon dioxide can be interposed. Interaction during the wiring is effectively prevented, and the reliability of the wiring is further improved.
  • an insulating film having an opening is formed on a semiconductor substrate, and an alloy film of an element having a function of accelerating the surface diffusion of copper and a copper is formed in the opening. Then, the alloy film formed on the portion other than the opening is removed to form the alloy film.
  • Elements that have the effect of accelerating the surface diffusion of copper include ship, bismuth, soot, zinc, nitrogen, sulfur, indium, sodium, and the like. Gallium, talium, iron and selenium can be used.
  • a first method of filling the opening with the alloy film is a method of forming an alloy film of copper and an element having an action of accelerating the surface diffusion of the copper, and then performing a heat treatment.
  • the above-mentioned alloy film can be formed by a sputtering method or a CVD (chemical vapor deposition) method, and the heat treatment is performed by hydrogen, helium, or aluminum. It can be performed in a gon, nitrogen or vacuum atmosphere.
  • a second method of filling the opening with the alloy film is to form a film by laminating a copper film and a film containing an element having an action of accelerating the surface diffusion of the copper.
  • This is a method of heat treatment.
  • the heat treatment can be performed in an atmosphere of hydrogen, helium, argon, nitrogen, or a vacuum.
  • a third method of filling the opening with the alloy film is to form, after forming a copper film, a gas containing an element having an action of accelerating the surface diffusion of the copper.
  • This is a method of heat treatment.
  • the above elements contained in the above gas are adsorbed on the surface of the above copper film, and then diffused into the copper film to form an alloy film.
  • the inside of the opening is filled with this alloy.
  • a gas selected from a group consisting of a gas containing lead, a sulfide gas, a halogen gas, a halogenide gas, and a fluoride gas is used as the above gas.
  • Hydrogen sulfide as the sulfide gas, fluorine, chlorine, bromine or iodine as the halogen gas, and the halogenated compound include sulfur fluoride, hydrogen fluoride, silicon fluoride, carbon fluoride, selenium fluoride, sulfur chloride, carbon chloride, silicon chloride or bismuth bromide. , Respectively.
  • the second heat treatment is performed in a second gas atmosphere not containing the above gas. Since the above-mentioned hydrogen sulfide and halogen gas contained in the wiring are removed, the resistance of the wiring is reduced, which is extremely preferable.
  • a gas selected from the group consisting of hydrogen gas, helium gas, argon gas and nitrogen gas is used. it can .
  • a second insulating film having a second opening is formed on the semiconductor substrate, and the inside of the second opening is formed by a conductive film.
  • the conductive film includes a group consisting of tungsten, titanium, tantalum, niob, vanadium, nickel, and copper. At least one selected from these, and at least one of the alloys or compound films composed mainly of at least one of them, can be used.
  • FIG. 1 (a) is a process diagram showing Example 1 of the present invention
  • FIG. 1 (b) is a process diagram showing Example 1 of the present invention
  • FIG. 1 (c) is a process diagram showing Example 1 of the present invention
  • FIG. 1 (d) is a process diagram showing Example 1 of the present invention
  • FIG. 2 is a diagram showing the dependency of the minimum embeddable wiring width and wiring resistivity on the amount of added lead.
  • FIG. 3 (a) is a process diagram showing a second embodiment of the present invention
  • FIG. 3 (b) is a process diagram showing a second embodiment of the present invention
  • FIG. 4 is a sulfide having a minimum embeddable wiring width. Figure showing dependence on hydrogen fraction
  • FIG. 5 (a) is a process diagram showing a third embodiment of the present invention
  • FIG. 5 (b) is a process diagram showing a third embodiment of the present invention
  • FIG. 5 (c) is a third embodiment of the present invention.
  • the process diagram shown in Fig. 6 is a curve diagram showing the relationship between the minimum line width that can be embedded and the number of lead atomic layers.
  • FIGS. 1 (a) to 1 (d) are process diagrams showing a first embodiment of the present invention.
  • a second opening is formed on a silicon substrate 100 on which a semiconductor element (not shown) is formed.
  • a second insulating film 200 made of a Si02 film having a thickness of 200 nm was formed.
  • a tungsten plug 300 is formed to fill the second opening, and then the opening 400 is formed. to form a thickness of 4 0 0 nm of S i 0 2 film or al na Ru insulating film 2 0 1 that Yusuke.
  • a 30 nm-thick tungsten film 310 and a 500 nm thick film are formed on the insulating film 201.
  • An nm-thick copper-lead alloy film (99% of copper, 1% of lead) 302 was sequentially formed by a well-known snottling method.
  • the tungsten film 30 1 formed in a region other than the opening 400 by using a well-known CMP method. Excluding copper alloy film 302 Then, a copper wiring 302 A was formed, and a semiconductor device was formed.
  • the same treatment was carried out by changing the lead content of the copper-copper alloy film 302 to produce several types of semiconductor devices.
  • the minimum width of the hole that can be embedded without the generation of cavities is 0.25 ⁇ m, and the added amount of lead is increased.
  • the width of the groove that can be filled without forming a cavity inside the wiring becomes narrower, and a wiring with a smaller line width can be formed. Has been confirmed.
  • the resistivity of the wiring consisting of copper-lead metal at room temperature increases with the amount of lead added. But the amount of added ship is 0.0
  • the resistivity of the wiring is 1.0.
  • the heat treatment is performed in a hydrogen atmosphere.
  • the heat treatment may be performed in a helium, argon, or nitrogen atmosphere, and these heat treatments may be performed.
  • the heat treatment can be performed in a vacuum without using gas.
  • the tungsten film 31 is provided immediately below the copper base metal film 302.
  • the present invention is not limited to the tungsten film, but is not limited to the tungsten film. It may be any one of a metal, a vanadium, a nickel, a knuckle, or a film of an alloy or a compound containing the same as a main component. Further, the method of forming these films may use not only the snorting method but also the CVD method.
  • the element which accelerates the surface diffusion of copper is This is an example using sulfur, and this embodiment will be described with reference to FIGS. 3 (a) and 3 (b).
  • a second opening is provided on a silicon substrate 100 on which a semiconductor element (not shown) is formed.
  • a tungsten layer is formed using a well-known selective growth method by a CVD method.
  • An unplug 300 was formed, and the second opening was filled.
  • a tungsten film having a thickness of 30 nm is formed.
  • a copper film 301 and a copper film 303 having a thickness of 500 nm and a film thickness of 500 nm by using a well-known sputtering method, hydrogen sulfide and hydrogen sulfide are formed. In a mixed gas atmosphere of hydrogen, a heat treatment was performed at 400 ° C. for 20 minutes.
  • the sulfur in the hydrogen sulfide is added to the copper film 303 to form an alloy film of copper and sulfur, and the copper film and the sulfur film are flown out. Filled with alloy film.
  • the tungsten film 301 formed in the region other than the first opening and the above-mentioned alloy film of copper and sulfur are etched.
  • the wiring was formed to form a wiring 303A made of alloy of copper and sulfur, thereby forming the semiconductor device shown in FIG. 3 (b).
  • a plurality of semiconductor devices were fabricated by changing the mixture ratio of hydrogen sulfide and hydrogen in the above heat treatment, and performing the other treatment in the same manner.
  • the heat treatment was performed using a mixed gas of hydrogen sulfide and hydrogen.
  • hydrogen was not used, and only hydrogen sulfide was used, and instead of hydrogen, the heat was used.
  • Lithium, argon or nitrogen may be used. Similar effects can also be obtained by using, instead of hydrogen sulfide, a gas containing an element that accelerates the surface diffusion of copper, such as fuzi gas, chlorine and chloride gas. It was obtained.
  • pure copper is used as a material for forming the wiring 303A made of a copper-sulfur alloy, but it is formed by adding a different element to copper. It is also possible to use copper alloys that have been used.
  • tungsten film 301 instead of the tungsten film 301 provided immediately below the copper film 303, titanium, tantalum, niob, nobdium, niobium are used. Either of nickel and copper, or a film made of an alloy or a compound containing the same as a main component may be used. Further, the method of forming these films 301 is not limited to the snortering method, and a CVD method may be used.
  • the feature is that the resistivity of copper wiring can be lower than when these elements are added to copper in advance.
  • the present embodiment is an example in which lead is used as an element for accelerating the surface diffusion of copper, and this embodiment will be described with reference to FIGS. 5 (a) to 5 (c).
  • FIG. 5 is a process diagram showing a third embodiment of the present invention.
  • a second opening is provided on a silicon substrate 100 on which a semiconductor element (not shown) is formed.
  • a second insulating film 200 made of a film is formed, and a tungsten * plug 300 is formed by a well-known selective growth method by a CVD method.
  • the opening of No. 2 was filled.
  • an insulating film 201 made of a silicon oxide film having a thickness of 400 nm and having an opening is formed, and a tungsten film having a thickness of 3 O nm is formed.
  • a copper film 301 having a thickness of 50 nm and a thickness of 50 O nm was sequentially formed on the entire surface by using a well-known sputtering method.
  • a thin film 304 having a thickness of one atomic layer was formed on the copper film 303 by a vacuum evaporation method.
  • a heat treatment is performed at 400 ° C. for 20 minutes to diffuse the lead film 304 into the copper film 303 to form a copper-lead alloy film and flow. Then, the inside of the opening was filled with this copper-shipped alloy film.
  • the tungsten film 301 and the copper alloy film formed in the region other than the above-described opening are removed by a known CMP method to form a wiring made of a copper-lead alloy 3
  • the semiconductor device shown in FIG. 5 (c) was formed by forming 0 3 A.
  • a plurality of semiconductor devices were prepared by changing the thickness of the above lead film 304 and processing the other parts in the same manner.
  • a lead film 304 is formed on the copper film 303 by adding one lead film. If the above heat treatment was performed after forming an atomic layer or more, it was possible to form a wiring by filling a groove having a width of 0.3 cm without generating a cavity.
  • the thickness of the lead film 304 on the copper film 303 is less than '1 atomic layer, the cavity can be buried without forming a cavity inside the wiring.
  • the width increased rapidly, and the minimum groove line width that could be buried without forming the lead film 304 was 1 im.
  • the wiring having a smaller line width than the conventional one can be formed inside the cavity. It was confirmed that they could be formed without generating phenomena.
  • a vacuum deposition method was used as a method for forming the lead film 304 on the surface of the copper foil 303.
  • lead such as an aqueous solution of sulfuric acid ship was used. It is also possible to use a method of immersing the copper film surface in a solution containing the same.
  • a lead film was formed on a copper film, but bismuth, tin, zinc, halogen, sulfur, zinc, sodium, and sodium were used instead of lead.
  • Gallium, tarium, iron, selenium, etc., or the surface of the copper film can be treated with hydrogen sulfide, fluoride gas, chlorine, etc.
  • similar effects can be obtained by exposure to chloride gas or the like.
  • the heat treatment is performed in a hydrogen atmosphere.
  • the heat treatment may be performed in a vacuum, and instead of the hydrogen, the heat treatment may be performed.
  • Platinum, argon or nitrogen gas may be used.
  • the resistance of the copper wiring is lower than the method of adding the different element to copper. You can do it.
  • a copper alloy is placed in a very narrow groove at a low temperature and a short time without oxidizing the copper wiring.
  • the wiring can be formed by embedding, and a highly reliable copper wiring can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A semiconductor device provided with copper-alloy interconnection which has a line width narrower than that the conventional copper interconnection, a low resistance and a high reliability. A method of manufacturing the semiconductor device is also disclosed. An opening (400) in an insulating film (201) formed on a semiconductor substrate (100) is filled with interconnection (302A) made of an alloy of copper and an element which accelerates the surface diffusion of copper. Since the interconnection contains copper and the element which accelerates the surface diffusion of copper, the opening (400) having an extremely narrow width is filled with the copper alloy (302) extremely easily and a highly reliable fine copper-alloy interconnection (302A) can be obtained.

Description

明 半導体装 置 お よ びそ の製造方法  Ming Semiconductor device and its manufacturing method
〔 技術分野 〕  〔 Technical field 〕
本発明 は半導体装 置 お よ びそ の製造方法 に 関 し 、 詳 し く は 、 低抵抗で 、 高 い信頼性 を 有す る 銅 も し く は銅 合金か ら な る 配線 を 具備 し た 半導体装置 お よ びそ の製 造方法 に 関す る 。  The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device having a wiring made of copper or a copper alloy having low resistance and high reliability. It concerns the equipment and its manufacturing method.
〔 背景技術 〕  [Background technology]
周 知 の よ う に 、 従来、 L S I ( 大規模集積回路 ） の 配線 と し て は 、 ア ル ミ ニ ウ ム ま た はア ル ミ ニ ウ ム 合金 か ら な る 配線が主 に使用 さ れ た 。 し か し 、 ア ル ミ ニ ゥ 厶 は 融点が低 い （ 6 6 0 °C ) ばか り で な く 、 耐マ イ グ レ ー シ ヨ ン性 も 劣 る た め 、 ア ル ミ ニ ウ ム ま た は ァ ノレ ミ ニ ゥ ム 合金か ら な る 配線は 断線な ど の事故 が生 じ やす く 、 L S I の 高集積化 、 高速化 に 対応す る の は 困難で あ る 。  As is well known, in the past, wiring made of aluminum or aluminum alloy has been mainly used for wiring of large-scale integrated circuits (LSIs). Was However, aluminum does not have to have a low melting point (660 ° C) and has poor migration resistance, so aluminum is not. In addition, wiring made of an anolymium alloy tends to cause accidents such as disconnection, and it is difficult to cope with high integration and high speed of LSI.
こ れ に 対 し て 、 銅 はア ル ミ ニ ウ ム よ リ 融点がは る か に 高 く （ 1 ， 0 8 3 °C ) 、 電気抵抗率 も 低 い た め （ バ ル ク 値 で ア ル ミ ニ ウ ム の約 2 3 ) 、 次世代 L S I の 配線材料 と し て 有 力 視 さ れて い る 。  In contrast, copper has a much higher melting point than aluminum (1,083 ° C) and low electrical resistivity (bulk value). Approximately 23) of aluminum is regarded as a promising wiring material for next-generation LSIs.
し 力、 し 、 銅配線の 実現 に は い く つ かの課題があ り 、 解決が必要で あ る 。 す な わ ち 、 周 知の よ う に 、 ア ル ミ 二 ゥ ム ま た は ア ル ミ ニ ゥ ム 合金 を 用 い た 従来 の配線は ア ル ミ ニ ウ ム 膜 ま た は ア ル ミ ニ ウ ム 合金膜 を 、 反応性 イ オ ン エ ッ チ ン グな ど異方性エ ッ チ ン グ に よ っ て 、 所 定 の形状 に ノ タ 一 ニ ン グす る こ と に よ っ て 形成 さ れる 。 し か し 、 銅膜 を所定 の形状 に 高 い精度 で エ ッ チ ン グで き る エ ッ チ ン グス が ま だ 見 い 出 さ れて い な い た め 、 反 応性イ オ ン エ ッ チ ン グな ど ド ラ イ エ ッ チ ン グに よ っ て 線幅 が小 さ い銅配線 を 、 高 い精度 で 形成す る の は 困難 で あ っ た 。 There are several challenges in realizing copper interconnects and solutions need to be solved. That is, as is well known, conventional wiring using aluminum or aluminum alloy is not used. An aluminum film or an aluminum alloy film is formed into a predetermined shape by anisotropic etching such as reactive ion etching. It is formed by notching. However, there has not yet been found any etching capable of etching a copper film into a predetermined shape with high accuracy, so that the reactive ion etching is not performed. It has been difficult to form a copper wiring having a small line width with high precision by using a driving method such as a chuck.
そ の た め 、 所定の 形状 を 有す る 銅配線の形成方法の 一つ と し て 、 所定の形状 を 有す る 溝 を 絶縁膜 に 形成 し て 、 こ の溝内 に 銅 を 埋め込み 、 溝外 に 存在す る 余分な 銅 を 除去す る こ と に よ っ て 、 所定 の形状の銅配線 を 形 成す る 方法が提案 さ れて い る （ 特公平 6 — 1 0 3 6 8 1 ) 0 Therefore, as one method of forming a copper wiring having a predetermined shape, a groove having a predetermined shape is formed in an insulating film, and copper is embedded in the groove. and Tsu by the and this you remove excess copper that exist outside, how formed form a copper wiring having a predetermined shape have been proposed (KOKOKU 6 - 1 0 3 6 8 1) 0
こ の 方法 を 用 いて 銅配線 を 形成 し た 一つ の例が、 プ ロ シ ーデ ィ ン ダス第 1 0 回 イ ン タ ナ シ ョ ナル · プイ エ ス エル ア イ · マ ルチ レ ベル · イ ン タ コ ネ ク シ ョ ン · コ ン フ ア レ ン ス （ 1 9 9 3 年 ） 第 3 5 3 頁 力、 ら第 3 5 8 ¾ (Proceedings Tenth Internat i onal VLSI Mul ti lev el Interconnection Conference ( 1993) pp.353-358) に示 さ れて い る 。  One example of the formation of copper wiring using this method is the Procedural Dimensions 10th International P.I.S.L. (Proceedings Tenth International) VLSI Multi-level Interconnection Conference (1991, p. 353) (1993) pp.353-358).
こ こ に 記裁 さ れ た 方法 は 、 ド ラ イ エ ッ チ ン グ法 を 用 レ、 て 、 幅 0 . 2 5 〜 8 μ ιη 、 深 さ 0 . の溝 を 酸 化 シ リ コ ン 膜 に形成 し た後 、 C V D ( 化学的気相成長 ） 法 に よ っ て 、 膜厚 5 0 n m の窒化チ タ ン膜お よ び膜厚 0 . 5 m の銅膜 を 順次全面 に形成 し て 溝 を 埋め 、 余 分 な 窒化チ タ ン膜 と 銅膜 を 、 C M P ( 化学的機械研磨 ） 法 に よ り 除去 し て 、 銅配線 を 形成す る 方法で あ る 。 In this method, a groove having a width of 0.25 to 8 μιη and a depth of 0. cm is formed by using a dry etching method. CVD (chemical vapor deposition) A 50-nm-thick titanium nitride film and a 0.5-m-thick copper film are sequentially formed on the entire surface by the method to fill the grooves, and the excess titanium nitride film and copper are removed. In this method, the film is removed by a CMP (chemical mechanical polishing) method to form a copper wiring.
し か し 、 C V D 法 に よ っ て 形成 さ れ た銅膜 は 、 表面 に 著 し い 凹 凸 が存在す る ため 、 銅配線の 内部 に 空洞が 生ずる 恐れがあ り 、 高 い信頼性 を 有す る 銅配線 を 上記 方法 に よ っ て 形成す る の は 困難で あ る 。  However, the copper film formed by the CVD method has high reliability due to the presence of significant concaves and convexes on the surface, which may cause cavities inside the copper wiring. It is difficult to form thin copper wiring by the above method.
上記問題点 を 解決す る た め の 技術と し て 、 1 9 9 4 年春期第 4 2 回応用物理学関係連合講演会講演予稿集 ( 1 9 9 5 年 ） 第 8 1 0 頁 、 講演番号 3 0 a — Κ — 6 に 、 一 つ の 方法が提案 さ れて い る 。 こ の方法 は 、 溝が 形成 さ れて い る 酸化 シ リ コ ン膜の表面上 に 、 ス ノく ッ タ リ ン グ法 に よ っ て 銅膜 を 形成 し 、 こ の銅膜 を 酸素 と 水 素 の混合 ガス 雰囲気中 に お い て 、 4 0 0 °C 、 3 0 分間 の熱処理 を 行 う こ と に よ り 、 空洞 の発生な し に 、 溝の 内部 を 銅膜 に よ っ て 埋め込む 方法で あ る 。  Techniques for solving the above problems are described in the Preliminary Proceedings of the 42nd Federation of Applied Physics-related Lectures (1995), p. One method is proposed in 3 0 a — Κ — 6. In this method, a copper film is formed on a surface of a silicon oxide film in which a groove is formed by a snooter-ring method, and the copper film is formed with oxygen and oxygen. By performing heat treatment at 400 ° C for 30 minutes in an atmosphere of a mixed gas of hydrogen, the inside of the groove is buried with a copper film without generating a cavity. It is a way.
し か し 、 こ の 方法 は 、 酸素 と 水素の 混合ガ ス 雰囲気 中 で 銅膜が熱処理 さ れ る た め 、 銅膜が酸化 さ れて 銅膜 の抵抗率 が上昇す る 恐れ があ る ばか り で な く 、 酸素 と 水素 の混合 ガ ス が爆発す る 恐れがあ り 、 実施す る に は 極度 の注意が必要で あ る 。  However, in this method, since the copper film is heat-treated in a mixed gas atmosphere of oxygen and hydrogen, the copper film may be oxidized and the resistivity of the copper film may increase. In addition, mixed gases of oxygen and hydrogen can explode, and extreme care must be taken to implement them.
〔 発明 の開示 〕  [Disclosure of the Invention]
本発明 の 目 的 は 、 上記従来の 方法の 有す る 問題 を 解 決 し 、 上記銅配線内 部の空洞発生や銅配線 の酸化が起 こ ら ず、 高 い信頼性 を 有す る 銅配線 を 具備 し た 半導体 装置 、 お よ び こ の よ う な 高 い 信頼性 を 有す る 銅配線 を 、 上記爆発の生ずる 恐れ な し に 容易 に 形成で き る 、 半導 体装 置 の製造方法 を 提供す る こ と で あ る 。 The purpose of the present invention is to solve the problems of the above-mentioned conventional method. In other words, a semiconductor device provided with copper wiring having high reliability without the occurrence of voids inside the copper wiring and oxidation of the copper wiring, and such a high reliability. An object of the present invention is to provide a method for manufacturing a semiconductor device, which can easily form a copper wiring having a property without causing the above explosion.
上記 目 的 を 達成す る ため 、 本発明 は 、 絶縁膜 に 形成 さ れ た 開 口 部や溝内 を 、 銅 と 銅の 表面拡散 を 加速す る 元素 の 合金の膜 に よ っ て 充填す る こ と に よ り 、 配線 を 形成す る も の で あ る 。  In order to achieve the above object, according to the present invention, an opening or a groove formed in an insulating film is filled with a film of copper and an alloy of an element which accelerates surface diffusion of copper. In this way, the wiring is formed.
す な わ ち 、 本発明 に お け る 配線は 、 銅の みで は な く 、 銅の 表面拡散 を 加速す る 元素 を 含 む合金か ら な っ て い る た め 、 銅の み を 用 い た場合 よ り 、 流動性 が著 し く 向 上 し 、 は る か に低い温度の熱処理に よ っ て 、 容易 に 上 記開 口 部や溝内 に 充填 さ れ る 。 そ の た め 、 銅の み を 用 い た 場合 よ り 、 は る か に 幅の 小 さ い溝内 を 充填す る こ と がで き る の で 、 極め て線幅 の小 さ い配線 を 形成す る こ と が可能 に な り 、 し か も 配線内部 に 上記空洞 が発生 す る 恐れは な い 。  That is, the wiring according to the present invention is made of not only copper but also an alloy containing an element which accelerates the surface diffusion of copper, so that only copper is used. As compared with the case where the heat treatment is performed, the fluidity is remarkably improved, and the opening and the groove can be easily filled by the heat treatment at a much lower temperature. Therefore, compared to the case of using only copper, it is possible to fill the inside of the groove with a much smaller width, so wiring with a very small line width is required. It is possible to form the cavities, and there is no fear that the above cavities are generated inside the wiring.
上記銅の 表面拡散 を 加速す る 元素 と し て は 、 鉛 、 ビ ス マ ス 、 ス ズ 、 亜鉛 、 ノヽ ロ ゲ ン 、 硫黄 、 イ ン ジ ウ ム 、 ナ ト リ ウ ム 、 ガ リ ウ ム 、 タ リ ウ ム 、 鉄お よ びセ レ ン 力、 ら な る 群か ら 選択 さ れ た 少 な く と も 1 種 を 用 い る こ と がで き 、 こ れ ら の 元素 の含有量は 、 0 . 0 5 % 〜 0 . 5 % と すれば好 ま し い 効果が得 ら れ る 。 こ れ ら の元素 の 含有量が 0 . 0 5 % よ り 少 な い と 、 本発明 の効果が 不十分 に な り 、 0 . 5 % よ り 多 い と 、 電気抵抗が大 き く な っ て し ま い 、 半導体装置 の配線 と し て は不適 当 に な る 。 Elements accelerating the above-mentioned surface diffusion of copper include lead, bismuth, soot, zinc, nitrogen, sulfur, indium, sodium, and gallium. , Talmium, iron and selenium, at least one selected from the group consisting of: Is set to 0.05% to 0.5% to obtain a favorable effect. These elements If the content is less than 0.05%, the effect of the present invention will be insufficient, and if it is more than 0.5%, the electrical resistance will increase. It is inappropriate for wiring of semiconductor devices.
上記絶縁膜 と 半導体基板の間 に は 、 第 2 の開 口 部 を 有す る 第 2 の絶縁膜 を 介在 さ せ、 当 該第 2 の 開 口 部 を 、 上記配線 と 電気的 に 接続 さ れ た導電性膜 に よ つ て 充填 す る こ と がで き る 。 こ れ に よ り 、 銅配線 と 半導体基板 が直接接触す る の は 防止 さ れて 、 半導体装置 の信頼性 は さ ら に 高 く な る 。  A second insulating film having a second opening is interposed between the insulating film and the semiconductor substrate, and the second opening is electrically connected to the wiring. It can be filled with the conductive film. As a result, direct contact between the copper wiring and the semiconductor substrate is prevented, and the reliability of the semiconductor device is further improved.
上記第 2 の 開 口 部 を 充填す る 上記導電性膜 と し て は 、 タ ン グス テ ン 、 チ タ ン 、 タ ン タ ノレ、 ニ オ ブ、 ノ ナ ジ ゥ ム 、 ニ ッ ケ ル お よ びコ バル ト か ら な る 群か ら 選択 さ れ た 少 な く と も 1 種、 こ れ ら の 少 な く と も 1 種 を 主成分 と す る 合金若 し く は化合物 の膜 を 用 い る こ と がで き る 。  The conductive film that fills the second opening may include tungsten, titanium, tantalum, niob, nonadium, nickel, and the like. And at least one selected from the group consisting of cobalts and alloys or compounds based on at least one of these. Can be used.
さ ら に 、 上記配線 と 上記導電体膜 お よ び上記絶縁膜 の 間 に は 、 タ ン グス テ ン膜 を 介在 さ せ る こ と がで き 、 こ れ に よ り 銅 と 二酸化 シ リ コ ン の間 の反応は効果的 に 防止 さ れて 、 配線の信頼性は さ ら に 向 上す る 。  In addition, a tungsten film can be interposed between the wiring and the conductor film and the insulating film, whereby copper and silicon dioxide can be interposed. Interaction during the wiring is effectively prevented, and the reliability of the wiring is further improved.
上記 本発明 の 配線は 、 開 口 部 を 有す る 絶縁膜 を 半導 体基板上 に形成 し 、 銅の表面拡散 を 加速す る 作用 を 有 す る 元素 と 銅の 合金膜 を 上記開 口 部内 に充填 し た後 、 上記開 口 部以外の部分上 に 形成 さ れ た 上記合金膜 を 除 去す る こ と に よ っ て 形成 さ れ る 。 上記銅 の表面拡散 を加速す る 作用 を 有す る 元素 と し て は 、 船、 ビス マ ス 、 ス ズ 、 亜鉛 、 ノヽ ロ ゲ ン 、 硫黄、 イ ン ジ ウ ム 、 ナ ト リ ウ ム 、 ガ リ ウ ム 、 タ リ ウ ム 、 鉄お よ びセ レ ン を 用 い る こ と がで き る 。 In the wiring according to the present invention, an insulating film having an opening is formed on a semiconductor substrate, and an alloy film of an element having a function of accelerating the surface diffusion of copper and a copper is formed in the opening. Then, the alloy film formed on the portion other than the opening is removed to form the alloy film. Elements that have the effect of accelerating the surface diffusion of copper include ship, bismuth, soot, zinc, nitrogen, sulfur, indium, sodium, and the like. Gallium, talium, iron and selenium can be used.
上記合金膜 を 上記開 口 部内 に 充填す る 第 1 の 方法は 、 銅 と 上記銅 の表面拡散 を 加速す る 作用 を 有す る 元素の 合金膜 を 形成 し た後 、 熱処理す る 方法で あ る 。 上記合 金膜 は ス パ ッ タ リ ン グ法 ま た は C V D ( 化学気相蒸着 ） 法 に よ っ て 形成す る こ と がで き 、 上記熱処理は 、 水素 、 ヘ リ ウ ム 、 ア ル ゴ ン 、 窒素若 し く は真空 の雰囲気中で 行 な う こ と がで き る 。  A first method of filling the opening with the alloy film is a method of forming an alloy film of copper and an element having an action of accelerating the surface diffusion of the copper, and then performing a heat treatment. . The above-mentioned alloy film can be formed by a sputtering method or a CVD (chemical vapor deposition) method, and the heat treatment is performed by hydrogen, helium, or aluminum. It can be performed in a gon, nitrogen or vacuum atmosphere.
上記合金膜 を 上記開 口 部内 に 充填す る 第 2 の 方法 は 、 銅膜 お よ び上記銅 の表面拡散 を 加速す る 作用 を 有す る 元素 を 含 む膜 を 積層 し て 形成 し た後 、 熱処理す る 方法 で あ る 。 こ の熱処理に よ っ て 上層 か ら 下層 の銅膜 に 上 記元素 が拡散 さ れ て 合金が形成 さ れ 、 上記開 口 部内 は こ の 合金 に よ っ て 充填 さ れ る 。 上記熱処理は 、 水素 、 ヘ リ ウ ム 、 ア ル ゴ ン 、 窒素若 し く は真空 の 雰囲 気中 で 行 な う こ と 力 で き る 。  A second method of filling the opening with the alloy film is to form a film by laminating a copper film and a film containing an element having an action of accelerating the surface diffusion of the copper. This is a method of heat treatment. By this heat treatment, the above element is diffused from the upper layer to the lower copper film to form an alloy, and the opening is filled with the alloy. The heat treatment can be performed in an atmosphere of hydrogen, helium, argon, nitrogen, or a vacuum.
上記合金膜 を 上記 開 口 部内 に 充填す る 第 3 の 方法は 、 銅膜 を 形成 し た 後 、 上記銅 の表面拡散 を 加速す る 作用 を 有す る 元素 を 含 む ガス 中 に お い て 熱処理す る 方法で あ る 。 上記 ガ ス 中 に 含 ま れ る 上記 元素 は 、 上 記銅膜 の 表面上 に 吸着 さ れ た後 、 銅膜内 に 拡散 し て 合金膜が形 成 さ れ、 上記開 口 部部内 は こ の合金 に よ っ て 充填 さ れ る 。 上記 ガス と し て は 、 鉛 を 含 む ガス 、 硫化物 ガ ス 、 ハ ロ ゲ ン ガス 、 ハ ロ ゲ ン化物 ガス お よ び フ ッ 化物 ガス か ら な る群れか ら 選 ばれ た ガス を 用 い る こ と がで き 、 上記硫化物 ガ ス と し て は硫化水素 、 上記ハ ロ ゲ ン ガス と し て は フ ッ 素 、 塩素 、 臭素 ま た は ヨ ウ 素 、 上記 ハ ロ ゲ ン化物 と し て は フ ッ 化硫黄 、 フ ッ 化水素 、 フ ッ 化珪 素 、 フ ッ 化炭素 、 フ ッ 化セ レ ン 、 塩化硫黄 、 塩化炭素 、 塩化珪素 ま た は 臭化 ビ ス マ ス を 、 そ れぞれ用 い る こ と がで き る 。 A third method of filling the opening with the alloy film is to form, after forming a copper film, a gas containing an element having an action of accelerating the surface diffusion of the copper. This is a method of heat treatment. The above elements contained in the above gas are adsorbed on the surface of the above copper film, and then diffused into the copper film to form an alloy film. The inside of the opening is filled with this alloy. As the above gas, a gas selected from a group consisting of a gas containing lead, a sulfide gas, a halogen gas, a halogenide gas, and a fluoride gas is used. Hydrogen sulfide as the sulfide gas, fluorine, chlorine, bromine or iodine as the halogen gas, and the halogenated compound These include sulfur fluoride, hydrogen fluoride, silicon fluoride, carbon fluoride, selenium fluoride, sulfur chloride, carbon chloride, silicon chloride or bismuth bromide. , Respectively.
上記熱処理 を 行 っ て 開 口 部内 を 銅合金膜 に よ っ て 充 填 し た後 に 、 上記 ガス を 含 ま な い第 2 の ガ ス雰囲気中 に お いて第 2 の熱処理 を 行 う と 、 配線中 に 含 ま れて い た 上記硫化水素や ハ ロ ゲ ン ガス な ど が除去 さ れて 、 配 線の抵抗が低下 し 、 極め て 好 ま し い 。 こ の場合 に お け る 上記第 2 の ガ ス と し て は 、 水素 ガス 、 ヘ リ ウ ム ガス 、 ア ル ゴ ン ガス お よ び窒素 ガス か ら な る 群 か ら 選ばれ た ガス を使用 で き る 。  After the opening is filled with a copper alloy film by performing the above heat treatment and then the second heat treatment is performed in a second gas atmosphere not containing the above gas, Since the above-mentioned hydrogen sulfide and halogen gas contained in the wiring are removed, the resistance of the wiring is reduced, which is extremely preferable. In this case, as the second gas, a gas selected from the group consisting of hydrogen gas, helium gas, argon gas and nitrogen gas is used. it can .
上記絶縁膜 を 形成す る 工程の前 に 、 第 2 の 開 口 部 を 有す る 第 2 の絶縁膜 を 上記半導体基板上 に 形成 し 、 こ の第 2 の 開 口 部内 を 導電性膜 に よ っ て 充填 し て 、 上記 合金膜 と 上記半導体基板の所定部分 を 電気的 に接続す る こ と がで き る 。 こ れ に よ り 、 上記 の よ う に 配線が半 導体基板 と 直接接触す る こ と が防止 さ れ る の で 、 半導 体装 置 の信頼性が さ ら に 向 上 す る 。 上記導電性膜 と し て は 、 タ ン グス テ ン 、 チ タ ン 、 タ ン タ ル 、 ニ オ ブ、 バ ナ ジ ゥ ム 、 ニ ッ ケル お よ び コ ノくル ト か ら な る 群か ら 選 ばれ た 少 な く と も 1 種、 こ れ ら 少 な く と も 1 種 を 主成 分 と す る 合金若 し く は化合物 の膜 を 使用 で き る 。 Prior to the step of forming the insulating film, a second insulating film having a second opening is formed on the semiconductor substrate, and the inside of the second opening is formed by a conductive film. Thus, the alloy film and a predetermined portion of the semiconductor substrate can be electrically connected. This prevents the wiring from directly contacting the semiconductor substrate as described above, and The reliability of body equipment is further improved. The conductive film includes a group consisting of tungsten, titanium, tantalum, niob, vanadium, nickel, and copper. At least one selected from these, and at least one of the alloys or compound films composed mainly of at least one of them, can be used.
[ 図面 の簡単な説明 〕  [Brief description of drawings]
第 1 図 （ a ) は本発明 の実施例 1 を 示す工程図 、 第 1 図 （ b ) は 本発明 の実施例 1 を 示す 工程図 、 第 1 図 （ c ) は 本発明 の実施例 1 を 示す 工程図 、 第 1 図 （ d ) は本発明 の実施例 1 を 示す 工程図 、 第 2 図 は埋め込み 可能 な最小配線幅 お よ び配線抵抗 率 の鉛添加量依存性 を 示す 図 、  FIG. 1 (a) is a process diagram showing Example 1 of the present invention, FIG. 1 (b) is a process diagram showing Example 1 of the present invention, and FIG. 1 (c) is a process diagram showing Example 1 of the present invention. FIG. 1 (d) is a process diagram showing Example 1 of the present invention, and FIG. 2 is a diagram showing the dependency of the minimum embeddable wiring width and wiring resistivity on the amount of added lead.
第 3 図 （ a ) は本発明 の実施例 2 を 示す 工程図 、 第 3 図 （ b ) は本発明 の 実施例 2 を 示す 工程図 、 第 4 図 は埋め 込 み 可能 な最小配線幅 の硫化水素分率 依存性 を 示す 図 、  FIG. 3 (a) is a process diagram showing a second embodiment of the present invention, FIG. 3 (b) is a process diagram showing a second embodiment of the present invention, and FIG. 4 is a sulfide having a minimum embeddable wiring width. Figure showing dependence on hydrogen fraction,
第 5 図 （ a ) は 本発明 の 実施例 3 を 示す 工程図 、 第 5 図 （ b ) は本発明 の実施例 3 を 示す 工程図 、 第 5 図 （ c ) は 本発明 の 実施例 3 を 示す 工程図 、 第 6 図 は埋め 込み可能 な最 小線幅 と 鉛原 子層数の 関 係 を 示す 曲線図 。  FIG. 5 (a) is a process diagram showing a third embodiment of the present invention, FIG. 5 (b) is a process diagram showing a third embodiment of the present invention, and FIG. 5 (c) is a third embodiment of the present invention. The process diagram shown in Fig. 6 is a curve diagram showing the relationship between the minimum line width that can be embedded and the number of lead atomic layers.
[ 発 明 を 実施す る た め の最良 の形態 〕  [Best mode for carrying out the invention]
以下 、 図面 を 用 い て 本発明 の 実施例 を 説明す る 。 な お 、 各図 面 は模式的 に描 かれ て お り 、 説明 に 不用 な 箇 所は 図示が省略 さ れて い る 。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that each drawing is schematically drawn, and sections that are unnecessary for explanation. The location is not shown.
実施例 1  Example 1
第 1 図 （ a ) 〜第 1 図 （ d ) は 本発明 の第 1 の実施 例 を を 示す 工程図で あ る 。 ま ず 、 第 1 図 （ a ) に示 し た よ う に 、 半導体素子 （ 図示せず ） が形成 さ れ た シ リ コ ン基板 1 0 0 上 に 、 第 2 の開 口 部 を 有す る 膜厚 2 0 0 n mの S i 02膜か ら な る 第 2 の絶緣膜 2 0 0 を形 成 し た 。 周 知の C V D法 に よ る 選択成長法 を 用 いて 、 タ ン グス テ ン · プラ グ 3 0 0 を 形成 し て 上記第 2 の 開 口 部 を 充填 し た後 、 開 口 部 4 0 0 を 有す る 膜厚 4 0 0 n m の S i 02膜か ら な る 絶縁膜 2 0 1 を 形成 し た 。 次 に 、 第 1 図 （ b ) に 示 し た よ う に 、 上記絶縁膜 2 0 1 の上 に 、 膜厚 3 0 n m の タ ン グス テ ン膜 3 0 1 お よ び膜厚 5 0 0 n m の銅 一 鉛合金膜 （ 銅 9 9 % 、 鉛 1 % ) 3 0 2 を 、 周 知 の ス ノ ッ タ リ ン グ法 に よ っ て順次 形成 し た 。 FIGS. 1 (a) to 1 (d) are process diagrams showing a first embodiment of the present invention. First, as shown in FIG. 1 (a), a second opening is formed on a silicon substrate 100 on which a semiconductor element (not shown) is formed. A second insulating film 200 made of a Si02 film having a thickness of 200 nm was formed. Using a well-known selective growth method based on a CVD method, a tungsten plug 300 is formed to fill the second opening, and then the opening 400 is formed. to form a thickness of 4 0 0 nm of S i 0 2 film or al na Ru insulating film 2 0 1 that Yusuke. Next, as shown in FIG. 1 (b), a 30 nm-thick tungsten film 310 and a 500 nm thick film are formed on the insulating film 201. An nm-thick copper-lead alloy film (99% of copper, 1% of lead) 302 was sequentially formed by a well-known snottling method.
次 に 、 水素雰囲気中 、 4 0 0 °C 、 2 0 分間 の熱処理 を 行 っ て 、 第 1 図 （ c ) 〖こ 示 し た よ う に 、 上記銅 一 鉛 合金膜 3 0 2 を 流動 さ せ て 、 上記 開 口 部 4 0 0 内 を 上 記銅 一 鉛合金膜 3 0 2 に よ っ て 充填す る と と も に 、 表 面 を 平坦化 し た 。  Next, a heat treatment was performed in a hydrogen atmosphere at 400 ° C. for 20 minutes to flow the copper-lead alloy film 302 as shown in FIG. 1 (c). Then, the inside of the opening portion 400 was filled with the copper-lead alloy film 302 and the surface was flattened.
第 1 図 （ d ) に示 し た よ う に 、 周知 の C M P法 を 用 い て 、 上記 開 口 部 4 0 0 以外の領域 に 形成 さ れて い る 上記 タ ン グス テ ン 膜 3 0 1 お よ び銅合金膜 3 0 2 を 除 去 し て 、 銅配線 3 0 2 A を 形成 し 、 半導体装置 を 形成 し た 。 As shown in FIG. 1 (d), the tungsten film 30 1 formed in a region other than the opening 400 by using a well-known CMP method. Excluding copper alloy film 302 Then, a copper wiring 302 A was formed, and a semiconductor device was formed.
上記銅 ー 鉑合金膜 3 0 2 の鉛の含有量 を 変 え て 同様 に処理 し 、 数種類の 半導体装置 を 作成 し た 。  The same treatment was carried out by changing the lead content of the copper-copper alloy film 302 to produce several types of semiconductor devices.
こ の よ う に し て 形成 さ れ た銅合金配線 の断面 を 、 S E M ( 走査型電子顕微鏡 ） で観察 し た と こ ろ 、 図 2 、 曲線 a で示 し た よ う に 、 銅 に鉛 を 0 . 1 % 以上添加す れ ば、 配線の 内部 に は 空洞 の発生 な し に 、 幅 0 . 3 μ m 以上の溝 の埋め 込 み が可能で あ っ た 。 一 方、 鉛の添 加量が 0 の場合は 、 空洞 の発生な し に 埋め込み の 可能 な溝の幅は 1 t m 以上で あ り 、 内部 に 空洞 の発生 な し に形成す る こ と の で き る 配線の幅 を 、 鉛 を 添加す る こ と に よ っ て 小 さ く す る こ と がで き る こ と が確認 さ れ た 。  When the cross section of the copper alloy wiring thus formed was observed with a scanning electron microscope (SEM), lead was added to the copper as shown by the curve a in FIG. By adding 0.1% or more, it was possible to embed a groove with a width of 0.3 μm or more without forming a cavity inside the wiring. On the other hand, when the amount of lead added is 0, the width of the groove that can be buried without voids is 1 tm or more, and it is formed without voids inside. It has been confirmed that the width of the wiring that can be formed can be reduced by adding lead.
さ ら に 、 船の添加量が 0 . 5 % の場合は 、 空洞 の発 生 な し に 埋め 込み がで き る 最小潸幅 は 0 . 2 5 μ m で あ り 、 鉛の添加量が増 加 す る に と も な い 、 配線の 内部 に 空洞 を 発生す る こ と な し に 充填で き る 溝の幅 は狭 く な り 、 線幅 が さ ら に 小 さ い 配線 を 形成で き る こ と が確 認 さ れ た 。  In addition, when the added amount of the ship is 0.5%, the minimum width of the hole that can be embedded without the generation of cavities is 0.25 μm, and the added amount of lead is increased. In addition to this, the width of the groove that can be filled without forming a cavity inside the wiring becomes narrower, and a wiring with a smaller line width can be formed. Has been confirmed.
図 2 、 直線 b に 示 し た よ う に 、 配線抵抗か ら 求め た 室温 に お け る 銅 一 鉛 台金か ら な る 配線の抵抗率 は 、 鉛 添加量が多 く な る と 大 き く な る が、 船添加量が 0 . 0 As shown by the straight line b in Fig. 2, the resistivity of the wiring consisting of copper-lead metal at room temperature, determined from the wiring resistance, increases with the amount of lead added. But the amount of added ship is 0.0
5 % 〜 0 . 5 % の範囲 内 な ら ば、 配線の 抵抗率 は 1 .If it is within the range of 5% to 0.5%, the resistivity of the wiring is 1.0.
9 μ Ω <; ιη 以下 で あ っ た 。 こ の値は 、 各種半導体装置 1 9 μΩ <; ιη or less. This value is for various semiconductor devices. 1
の配線 と し て 十 分実用 で き る 値で あ る 。 This is a value that can be practically used for wiring.
す な わ ち 、 本実施例 に示 し た よ う に 、 銅 に 0 . 0 5 % 〜 0 . 5 %程度の微量 の鉛 を 添加 し て 形成 さ れ た銅 一 鉛合金 を 用 い れば、 従来 と 比較 し て 、 配線の抵抗率 を 低 く 抑 え た ま ま 、 微細 な溝内 に埋め込み を 行 ラ こ と あ がで き 、 微細配線 を 形成で き る こ と が確認 さ れ た 。  That is, as shown in this example, if a copper-lead alloy formed by adding a small amount of lead of about 0.05% to 0.5% to copper is used. In comparison with the conventional method, it was confirmed that the wiring can be buried in the fine groove while the resistivity of the wiring is kept low, and the fine wiring can be formed. .
本実施例で は 、 上記銅の表面拡散 を 加速す る 元素 と し て 鉛 を 用 い た例 を 示 し た が、 鉛の代わ リ に ビス マ ス ス ズ 、 亜鉛、 ハ 口 ゲ ン 、 ¾it A 、 ィ ン ジ ゥ ム 、 ナ 卜 リ ウ ム 、 ガ リ ウ ム 、 タ リ ウ ム 、 鉄 ま た はセ レ ン を 、 単独 ま た は複数種添加 し て も 、 同様の効果が得 ら れ た  In this embodiment, an example is shown in which lead is used as an element for accelerating the surface diffusion of copper. However, bismuth tin, zinc, haguchigen, ¾it The same effect can be obtained even if A, aluminum, sodium, gallium, tallium, iron or selenium is used alone or in combination. Was
ま た 、 本実施例で は 熱処理 を 水素雰囲気中 で 行 つ た が 、 ヘ リ ウ ム 、 ァル ゴ ン ま た 窒素雰囲気中 で お こ な つ て も よ く 、 ま た 、 こ れ ら の ガ ス を 用 い ずに 真空 中 で熱 処理 を 行 っ て あ よ い 。  In this embodiment, the heat treatment is performed in a hydrogen atmosphere. However, the heat treatment may be performed in a helium, argon, or nitrogen atmosphere, and these heat treatments may be performed. The heat treatment can be performed in a vacuum without using gas.
本実施例で は 、 銅 台金膜 3 0 2 の 直下 に タ ン ダス テ ン 膜 3 0 1 を 設 け た が 、 タ ン グス テ ン に 限 ら ずチ タ ン タ ン タ ノレ 、 二 ォ ブ、 バナ ジ ゥ ム 、 ニ ッ ケル 、 コ ノくノレ ト の い ずれか 、 ま た は こ れ を 主成分 と す る 合金や化合物 の膜で あ っ て あ よ い 。 さ ら に 、 こ ら ら の膜の形成方法 は 、 ス ノ ッ タ リ ン グ法 の みで は な く 、 C V D 法 を 用 い て も よ い 。  In the present embodiment, the tungsten film 31 is provided immediately below the copper base metal film 302. However, the present invention is not limited to the tungsten film, but is not limited to the tungsten film. It may be any one of a metal, a vanadium, a nickel, a knuckle, or a film of an alloy or a compound containing the same as a main component. Further, the method of forming these films may use not only the snorting method but also the CVD method.
実施例 2  Example 2
本実施例 は 、 上記銅 の表面拡散 を 加速す る 元素 と し て 、 硫黄 を 用 い た例 で あ り 、 第 3 図 （ a ) お よ び第 3 図 （ b ) を 用 い て 本実施例 を 説明 す る 。 In the present embodiment, the element which accelerates the surface diffusion of copper is This is an example using sulfur, and this embodiment will be described with reference to FIGS. 3 (a) and 3 (b).
ま ず、 第 3 図 （ a ) に 示 し た よ う に 、 半導体素子 ( 図示せず ） が形成 さ れ た シ リ コ ン 基板 1 0 0 上 に 、 第 2 の 開 口 部 を 有す る 膜厚 2 0 0 n m の酸化 シ リ コ ン 膜か ら な る 第 2 の絶縁膜 2 0 0 を 形成 し た後 、 周 知の C V D法 に よ る 選択成長法 を 用 い て タ ン グス テ ン · プ ラ グ 3 0 0 を 形成 し 、 上記第 2 の開 口 部 を 充填 し た 。  First, as shown in FIG. 3 (a), a second opening is provided on a silicon substrate 100 on which a semiconductor element (not shown) is formed. After forming a second insulating film 200 made of a 200-nm-thick silicon oxide film, a tungsten layer is formed using a well-known selective growth method by a CVD method. An unplug 300 was formed, and the second opening was filled.
次 に 、 第 1 の開 口 部 を 有す る 膜厚 4 0 0 n mの酸化 シ リ コ ン膜か ら な る 絶縁膜 2 0 1 を 形成 し た後 、 膜厚 3 0 n mの タ ン グス テ ン膜 3 0 1 お よ び膜厚 5 0 0 η m の銅膜 3 0 3 を 、 周 知 の ス パ ッ タ リ ン グ法 を 用 い て 順次 全面 に形成 し た後 、 硫化水素 と 水素 の混合ガス雰 囲気 中 に お い て 、 4 0 0 °Cで 2 0 分間 の 熱処理 を 行 な つ た 。  Next, after forming an insulating film 201 made of a silicon oxide film having a thickness of 400 nm and having a first opening portion, a tungsten film having a thickness of 30 nm is formed. After forming a copper film 301 and a copper film 303 having a thickness of 500 nm and a film thickness of 500 nm by using a well-known sputtering method, hydrogen sulfide and hydrogen sulfide are formed. In a mixed gas atmosphere of hydrogen, a heat treatment was performed at 400 ° C. for 20 minutes.
こ の結果 、 上記銅膜 3 0 3 中 に は 、 上記硫化水素中 の硫黄が添加 さ れて 銅 と 硫黄 の 合金膜 が形成 さ れて 流 勦 し 、 上記第 1 の開 口 部は こ の 合金膜 に よ っ て 充填 さ れ た 。  As a result, the sulfur in the hydrogen sulfide is added to the copper film 303 to form an alloy film of copper and sulfur, and the copper film and the sulfur film are flown out. Filled with alloy film.
周 知の C M P法 に よ っ て 、 上 記第 1 の 開 口 部以外の 領域 に形成 さ れ た タ ン グス テ ン 膜 3 0 1 お よ び上記銅 と 硫黄 の合金膜 を エ ッ チ し て 除去 し て 、 銅 と 硫黄 の合 金か ら な る 配線 3 0 3 A を 形成 し 、 第 3 図 （ b 〉 に示 し た 半導体装置 を 構成 し た 。 上記熱処理 に お け る硫化水素 と 水素の混合比 を 変え 、 他は 同様 に処理 し て 複数個の半導体装置 を 作成 し た。 According to the well-known CMP method, the tungsten film 301 formed in the region other than the first opening and the above-mentioned alloy film of copper and sulfur are etched. Then, the wiring was formed to form a wiring 303A made of alloy of copper and sulfur, thereby forming the semiconductor device shown in FIG. 3 (b). A plurality of semiconductor devices were fabricated by changing the mixture ratio of hydrogen sulfide and hydrogen in the above heat treatment, and performing the other treatment in the same manner.
こ の よ う に し て 形成 し た 各配線の 断面 を S E M で観 察 し た と こ ろ 、 図 4 に示 し た結果が得 ら れ た 。 図 4 力、 ら 明 ら か な よ う に 、 硫化水素分率 1 0 % 以上の雰囲気 中 で 上記銅膜 3 0 3 の熱処理 を 行 な え ば、 線幅 が 0 . 4 μ πι の微細配線 を 配線内部 に 空洞 を 発生 さ せ る こ と な し に 形成で き た 。  When the cross section of each wiring formed in this manner was observed by SEM, the result shown in FIG. 4 was obtained. As can be seen from FIG. 4, when the copper film 303 is subjected to a heat treatment in an atmosphere having a hydrogen sulfide content of 10% or more, a fine wiring having a line width of 0.4 μππι is obtained. Could be formed without generating cavities inside the wiring.
一方 、 硫化水素 を 含 ま な い 、 水素 の み の雰囲気中 で 上記熱処理 を 行 っ た 場合は 、 幅力、' 1 . 0 m よ り 小 さ な配線 を 、 空洞 の発生な し に 形成す る こ と は で き な 力、 つ た 。  On the other hand, when the above heat treatment is performed in an atmosphere containing only hydrogen and not containing hydrogen sulfide, wiring having a width of less than 1.0 m is formed without voids. I was able to do it.
す な わ ち 、 本実施例 に 示 し た よ う に 、 硫化水素 を 含 む雰囲気中 で 銅膜 を 熱処理す る こ と に よ っ て 、 従来 よ リ 狭 い溝内 に銅 一 硫黄合金膜 を 埋め 込ん で 、 従来 よ り 線幅が小 さ い 配線 を 空洞 の発生 な し に 形成す る こ と 力 で き 、 硫化水素使用 に よ る 効果が確認 さ れ た 。  That is, as shown in this example, by heat-treating a copper film in an atmosphere containing hydrogen sulfide, a copper-sulfur alloy film is formed in a narrower groove than before. By embedding this, it was possible to form a wiring having a smaller line width than before without forming a cavity, and the effect of using hydrogen sulfide was confirmed.
本実施例 で は 、 硫化水素 と 水素 の混合 ガス を 用 い て 熱処理 を 行 つ た が、 水素 を 用 い ず に硫化水素 の み で あ つ も よ く 、 ま た 、 水素 の代わ り に ヘ リ ウ ム 、 ア ル ゴ ン 若 し く は窒素 を 用 い て も 良 い 。 ま た 、 硫化水素 の代わ り に 、 フ ツ イヒ物 ガス 、 塩素 お よ び塩化物 ガ ス な ど 、 銅 の 表面拡散 を 加速す る 元素 を 含 む ガ ス を 用 い て も 同様 の効果が得 ら れ た 。 ま た 、 本実施例で は 、 銅一硫黄合金か ら な る 配線 3 0 3 A を 形成す る た め の材料 と し て 純銅 を 用 い た が、 銅 に異種元素 を 添加 し て 形成 さ れ た銅合金 を 用 い る こ と も 可能で あ る 。 ま た 、 銅膜 3 0 3 の 直下 に 設 け た タ ン グ ス テ ン膜 3 0 1 の 代わ り に 、 チ タ ン 、 タ ン タ ル 、 ニ オ ブ、 ノくナ ジ ゥ ム 、 ニ ッ ケ ル お よ びコ ノくル ト の いず れ か 、 ま た は こ れ を 主成分 と す る 合金 、 化合物 か ら な る 膜 を 用 い て も よ い 。 さ ら に 、 こ れ ら の膜 3 0 1 の形 成方法 と し て は 、 ス ノ ッ タ リ ン グ法 に は 限 ら ず、 C V D 法 を 用 い て も よ い 。 In the present embodiment, the heat treatment was performed using a mixed gas of hydrogen sulfide and hydrogen. However, hydrogen was not used, and only hydrogen sulfide was used, and instead of hydrogen, the heat was used. Lithium, argon or nitrogen may be used. Similar effects can also be obtained by using, instead of hydrogen sulfide, a gas containing an element that accelerates the surface diffusion of copper, such as fuzi gas, chlorine and chloride gas. It was obtained. Further, in this embodiment, pure copper is used as a material for forming the wiring 303A made of a copper-sulfur alloy, but it is formed by adding a different element to copper. It is also possible to use copper alloys that have been used. Also, instead of the tungsten film 301 provided immediately below the copper film 303, titanium, tantalum, niob, nobdium, niobium are used. Either of nickel and copper, or a film made of an alloy or a compound containing the same as a main component may be used. Further, the method of forming these films 301 is not limited to the snortering method, and a CVD method may be used.
本実施例で は 、 実施例 1 の場合 と は異な り 、 上記銅 の 表面拡散 を 加速す る 元素 を あ ら か じ め銅 に 添加 し て お く 必要がな い 。 し た が っ て 、 銅 に こ れ ら の 元素 を あ ら か じ め添加 し た場合 よ り も 、 銅配線の抵抗率 を 低 く す る こ と がで き る と い う 特長 があ る 。  In this embodiment, unlike the case of the first embodiment, it is not necessary to add the element for accelerating the surface diffusion of copper to copper in advance. Therefore, the feature is that the resistivity of copper wiring can be lower than when these elements are added to copper in advance. .
実施例 3  Example 3
本実施例は上記銅 の 表面拡散 を 加速す る 元素 と し て 、 鉛 を 用 い た例で あ り 、 第 5 図 （ a ) 〜 第 5 図 （ c ) を 用 い て 本実施例 を 説明 す る 。  The present embodiment is an example in which lead is used as an element for accelerating the surface diffusion of copper, and this embodiment will be described with reference to FIGS. 5 (a) to 5 (c). You
上 記第 5 図 は 、 本発明 の第 3 の 実施例 を 示す 工程図 で あ る 。 FIG. 5 is a process diagram showing a third embodiment of the present invention.
ま ず 、 第 5 図 （ a ) に示 し た よ う に 、 半導体素子 ( 図示せず ） が形成 さ れ た シ リ コ ン 基板 1 0 0 の 上 に 、 第 2 の 開 口 部 を 有す る 膜厚 2 0 O n m の 酸化 シ リ コ ン 14 First, as shown in FIG. 5 (a), a second opening is provided on a silicon substrate 100 on which a semiconductor element (not shown) is formed. Silicon oxide with a thickness of 20 O nm 14
膜か ら な る 第 2 の絶縁膜 2 0 0 を 形成 し 、 タ ン ダス テ ン * プラ グ 3 0 0 を 周 知 の C V D法 に よ る 選択成長法 に よ っ て 形成 し て 、 上記第 2 の 開 口 部 を 充填 し た 。 次 に 、 開 口 部 を 有す る 膜厚 4 0 0 n mの酸化 シ リ コ ン膜か ら な る 絶縁膜 2 0 1 を 形成 し 、 さ ら に 、 膜厚 3 O n mの タ ン グス テ ン膜 3 0 1 お よ び膜厚 5 0 O n m の銅膜 3 0 3 を 、 周知 の ス パ ッ タ リ ン グ法 を 用 い て 、 順次全面 に 形成 し た 。 A second insulating film 200 made of a film is formed, and a tungsten * plug 300 is formed by a well-known selective growth method by a CVD method. The opening of No. 2 was filled. Next, an insulating film 201 made of a silicon oxide film having a thickness of 400 nm and having an opening is formed, and a tungsten film having a thickness of 3 O nm is formed. A copper film 301 having a thickness of 50 nm and a thickness of 50 O nm was sequentially formed on the entire surface by using a well-known sputtering method.
次 に 、 第 5 図 （ b ) に 示 し た よ う に 、 上記銅膜 3 0 3 上 に 、 1 原子層厚 さ の跆膜 3 0 4 を 真空蒸着法 に よ つ て 形成 し た 。  Next, as shown in FIG. 5 (b), a thin film 304 having a thickness of one atomic layer was formed on the copper film 303 by a vacuum evaporation method.
水素雰囲気中 、 4 0 0 °C 、 2 0 分間 の熱処理 を 行な つ て 、 上記鉛膜 3 0 4 を 上記銅膜 3 0 3 中 に拡散 さ せ て 銅 一 鉛合金膜 を 形成 し て 流動 さ せ 、 上記開 口 部内 を こ の銅 一 船合金膜で 充填 し た 。 上記開 口 部以外の領域 に 形成 さ れ た タ ン グス テ ン 膜 3 0 1 お よ び銅合金膜 を 周 知の C M P法 に よ っ て 除去 し て 銅 — 鉛合金か ら な る 配線 3 0 3 A を 形成 し 、 第 5 図 （ c ) に 示す半導体装 置 を 形成 し た 。  In a hydrogen atmosphere, a heat treatment is performed at 400 ° C. for 20 minutes to diffuse the lead film 304 into the copper film 303 to form a copper-lead alloy film and flow. Then, the inside of the opening was filled with this copper-shipped alloy film. The tungsten film 301 and the copper alloy film formed in the region other than the above-described opening are removed by a known CMP method to form a wiring made of a copper-lead alloy 3 The semiconductor device shown in FIG. 5 (c) was formed by forming 0 3 A.
上記鉛膜 3 0 4 の膜厚 を 変 え 、 他は 同様 に処理 し て 複数の半導体装置 を 作成 し た  A plurality of semiconductor devices were prepared by changing the thickness of the above lead film 304 and processing the other parts in the same manner.
こ の よ う に し て 形成 さ れ た 配線 3 0 3 A の断面 を S E Mで観察 し 、 第 6 図 に 示 し た結果が得 ら れ た 。 第 6 図 力、 ら 明 ら か よ う に 、 銅膜 3 0 3 上 に 鉛膜 3 0 4 を 1 原 子層 以上形成 し て 上記熱処理 を 行え ばば 、 空洞 の発 生 な し に 、 幅 0 . 3 c m の溝内 を 充填 し て 配線 を 形成 で き た 。 The cross section of the wiring 303A thus formed was observed by SEM, and the results shown in FIG. 6 were obtained. Fig. 6 As can be seen from the drawing, a lead film 304 is formed on the copper film 303 by adding one lead film. If the above heat treatment was performed after forming an atomic layer or more, it was possible to form a wiring by filling a groove having a width of 0.3 cm without generating a cavity.
し か し 、 銅膜 3 0 3 上の鉛膜 3 0 4 の厚 さ 力、' 1 原子 層 以下 に な る と 、 配線内部 に 空洞 を 生ずる こ と な し に 、 埋め込 み可能 な最小溝幅 は急速 に 大 き く な り 、 鉛膜 3 0 4 を 形成せずに 埋込 む こ と がで き る 最小 の溝線幅は 、 1 i m で あ っ た 。  However, if the thickness of the lead film 304 on the copper film 303 is less than '1 atomic layer, the cavity can be buried without forming a cavity inside the wiring. The width increased rapidly, and the minimum groove line width that could be buried without forming the lead film 304 was 1 im.
本実施例 に 示 し た よ う に 、 銅膜 3 0 3 上 に鉛膜 3 0 4 を 形成 し た後 に 熱処理 を 行 え ば 、 従来 よ リ 線幅 が小 さ い 配線 を 、 内部 に 空洞 を 発生 さ せ る こ と な し に 形成 で き る こ と が確認 さ れ た 。  As shown in this embodiment, if the heat treatment is performed after the lead film 304 is formed on the copper film 303, the wiring having a smaller line width than the conventional one can be formed inside the cavity. It was confirmed that they could be formed without generating phenomena.
本実施例 で は 、 銅胰 3 0 3 の表面上 に鉛膜 3 0 4 を 形成す る 方法 と し て 、 真空蒸着法 を 用 い た が、 例 え ば 硫酸船水溶液の よ う な鉛 を 含む溶液 に 、 銅膜表面 を 浸 す 方法 を 用 い る こ と も 可能 で あ る 。  In this embodiment, a vacuum deposition method was used as a method for forming the lead film 304 on the surface of the copper foil 303. For example, lead such as an aqueous solution of sulfuric acid ship was used. It is also possible to use a method of immersing the copper film surface in a solution containing the same.
本実施例で は 、 銅膜の 上 に鉛膜 を 形成 し たが、 鉛の 代わ り に ビス マ ス 、 ス ズ 、 亜鉛、 ハ ロ ゲ ン 、 硫黄 、 ィ ン ジ ゥ ム 、 ナ ト リ ウ ム 、 ガ リ ウ ム 、 タ リ ウ ム 、 鉄 、 セ レ ン な ど の膜 を 形成 し て も よ く 、 あ る い は 、 銅膜 の表 面 を 、 硫化水素 、 フ ッ 化物 ガス 、 塩素 、 塩化物 ガ ス な ど に 曝 し て も 同様の 効果が得 ら れ る 。  In the present embodiment, a lead film was formed on a copper film, but bismuth, tin, zinc, halogen, sulfur, zinc, sodium, and sodium were used instead of lead. , Gallium, tarium, iron, selenium, etc., or the surface of the copper film can be treated with hydrogen sulfide, fluoride gas, chlorine, etc. However, similar effects can be obtained by exposure to chloride gas or the like.
ま た 、 本実施例 で は 、 水素雰囲気中 で熱処理 を 行 つ た が、 真空 中 で 行な っ て も よ く 、 水素 の代わ り に ヘ リ ゥ ム 、 ア ル ゴ ン ま た は 窒素 ガ ス を 用 い て も よ い 。 In this embodiment, the heat treatment is performed in a hydrogen atmosphere. However, the heat treatment may be performed in a vacuum, and instead of the hydrogen, the heat treatment may be performed. Platinum, argon or nitrogen gas may be used.
銅 （ 銅 一 鉛合金 ） 配線 3 0 3 A を 形成す る た め の材 料 と し て は 、 純銅の み で は な く 、 銅 に 異種元素 を 添加 し て 形成 さ れ た銅合金 を 用 い て も よ く 、 ま た銅膜 3 0 3 の 直下 に 設 け た タ ン グス テ ン膜 3 0 1 の代わ り に 、 チ タ ン 、 タ ン タ リレ 、 ニ オ ブ、 バナ ジ ウ ム 、 ニ ッ ケ ル 、 コ ノく メレ 卜 の い ずれか 、 ま た は こ れ を 主成分 と す る 合金 化合物 の膜で あ っ て も よ い 。 こ れ ら の膜の形成方法 と し て は 、 ス パ ッ タ リ ン グ法 に は 限 ら ず、 C V D 法 を 用 い て も 支障 は な い 。  Copper (Copper-Lead Alloy) As a material for forming the wiring 303 A, not only pure copper but also a copper alloy formed by adding a different element to copper is used. Alternatively, instead of the tungsten film 301 provided immediately below the copper film 303, titanium, tantalire, niob, vanadium may be used instead of the tungsten film 301 provided immediately below the copper film 303. It may be a film of any of nickel, nickel and metal, or a film of an alloy compound containing this as a main component. The method of forming these films is not limited to the sputtering method, and there is no problem even if the CVD method is used.
本実施例で は 、 上記実施例 1 と は異 な り 、 銅 に 異種 元素 を添加す る 必要がな い の で 、 銅 に 異種元素 を 添加 す る 方法 よ リ も 、 銅配線の抵抗 を 低 く す る こ と がで き る 。  In this embodiment, unlike the first embodiment, since it is not necessary to add a different element to copper, the resistance of the copper wiring is lower than the method of adding the different element to copper. You can do it.
上記説明 か ら 明 ら か な よ う に 、 本発明 に よ れば、 銅 配線 を 酸化す る こ と な し に 低温かつ短時間 に 、 幅 が極 め て 小 さ い溝内 に銅合金 を 埋め込ん で 配線 を 形成す る こ と がで き 、 信頼性が高 い銅配線が得 ら れ る 。  As is apparent from the above description, according to the present invention, a copper alloy is placed in a very narrow groove at a low temperature and a short time without oxidizing the copper wiring. The wiring can be formed by embedding, and a highly reliable copper wiring can be obtained.

Claims

請求の範囲 The scope of the claims
1 . 半導体基板上 に 設 け ら れ た 開 口 部 を 有す る 絶縁膜 と 、 上記開 口 部内 に 充填 さ れ た 配線 を 具備 し 、 当 該配 線 は銅の表面拡散 を 加速す る 作用 を 有す る 元素 と 銅の 合金膜か ら な る る こ と を 特徴 と す る 半導体装置。  1. An insulating film having an opening provided on a semiconductor substrate and a wiring filled in the opening are provided, and the wiring accelerates the surface diffusion of copper. A semiconductor device characterized in that it is made of an alloy film of an element having the formula and copper.
2 . 上記銅の表面拡散 を 加速 す る 作用 を 有す る 元素 は 、 鉛 、 ビス マ ス 、 ス ズ、 亜鉛 ， ハ ロ ゲ ン 、 硫黄 、 イ ン ジ ゥ ム 、 ナ ト リ ウ ム 、 ガ リ ウ ム 、 タ リ ウ ム 、 鉄 お よ びセ レ ン か ら な る 群 か ら 選択 さ れ た 少 な く と も 1 種で あ る こ と を 特徴 と す る 請求項 1 に 記載 の半導体装 置。  2. The elements that have the effect of accelerating the surface diffusion of copper include lead, bismuth, tin, zinc, halogen, sulfur, indium, sodium, and gas. The method according to claim 1, characterized in that at least one member is selected from the group consisting of rhium, talium, iron and selenium. Semiconductor equipment.
3 . 上記銅 の表面拡散 を 加速 す る 作用 を 有す る 元素 の 含有量は 、 0 . 0 5 % 〜 0 . 5 % で あ る こ と を 特徴 と す る 請求項 2 に 記載の半導体装 置。  3. The semiconductor device according to claim 2, wherein the content of the element having an action of accelerating the surface diffusion of copper is 0.055% to 0.5%. Place.
4 . 上記絶縁膜 と 上記半導体基板 の 間 に は 、 第 2 の 開 口 部 を 有す る 第 2 の絶縁膜が介在 し 、 上 記配線 と 上 記 半導体基板 の所定領域は 、 上 記第 2 の 開 口 部内 に 充填 れ た 導電性膜 に よ つ て 電気的 に 接続 さ れて い る こ と を 特徴 と す る 請求項 1 に 記載 の 半導体装 置 。  4. A second insulating film having a second opening is interposed between the insulating film and the semiconductor substrate, and the wiring and the predetermined region of the semiconductor substrate are formed in the second region. 2. The semiconductor device according to claim 1, wherein the semiconductor device is electrically connected by a conductive film filled in an opening of the semiconductor device.
5 . 上記導電性膜は 、 タ ン グス テ ン 、 チ タ ン 、 タ ン タ ル 、 ニ オ ブ 、 ノ ナ ジ ゥ ム 、 ニ ッ ケ ノレ お よ び コ ノくル ト 力、 ら な る 群か ら 選択 さ れ た 少 な く と も 1 種 、 当 該 少 な く と も 1 種 を 主成分 と す る 合金若 し く は化 合物 の膜で あ る こ と を 特徴 と す る 請求項 4 に 記載の 半導体装置。  5. The conductive film is made of tungsten, titanium, tantalum, niob, nonadium, nickel and nickel. Characterized in that it is a film of at least one kind selected from the group, and an alloy or a compound mainly containing at least one kind of the at least one kind. The semiconductor device according to claim 4.
6 . 上記配線 と 上記導電体膜 お よ び上記絶緣膜 の 間 に は タ ン グス テ ン膜が介在 さ れて お り 、 上記配線は 上記 タ ン グス テ ン膜 を 介 し て 上記導電性膜 と 電気的 に接続 さ れて い る こ と を 特徴 と す る 請求項 4 に 記載 の 半導体 装 置 。 6. between the wiring and the conductor film and the insulation film Is characterized in that a tungsten film is interposed therebetween, and the wiring is electrically connected to the conductive film via the tungsten film. The semiconductor device according to claim 4.
7 . 半導体基板上 に 、 開 口 部 を 有す る 絶縁膜 を 形成す る 工程 と 、 銅の表面拡散 を 加速す る 作用 を 有す る 元素 と 銅の合金膜 を 上記 開 口 部 内 に 充填す る 工程 と 、 上記 開 口 部以外の 部分 上 に 形成 さ れ た 上記 合金膜 を 除去す る 工程 を 少 な く と も 含 む こ と を 特徴 と す る 半導体装置 の製造方法。  7. A step of forming an insulating film having an opening on a semiconductor substrate, and filling the opening with an alloy film of an element having a function of accelerating the surface diffusion of copper and a copper alloy. A method of manufacturing a semiconductor device, comprising at least a step of removing the alloy film formed on a portion other than the opening portion.
8 . 上記銅の表面拡散 を 加速す る 作用 を 有す る 元素は 鉛、 ビ ス マ ス 、 ス ズ 、 亜鉛 、 ハ ロ ゲ ン 、 硫黄 、 イ ン ジ ゥ ム 、 ナ ト リ ウ ム 、 ガ リ ウ ム 、 タ リ ウ ム 、 鉄お よ びセ レ ン か ら な る 群か ら 選 ばれ る こ と を 特徴 と す る 請求項 7 に 記載の半導体装 置 の製造方法 。  8. The elements that have the effect of accelerating the surface diffusion of copper are lead, bismuth, tin, zinc, halogen, sulfur, indium, sodium, and gas. 8. The method for manufacturing a semiconductor device according to claim 7, wherein the method is selected from the group consisting of lime, talmium, iron and selenium.
9 . 上記合金膜 を 上記開 口 部内 に 充填す る 工程は 、 銅 と 上記銅の表面拡散 を 加速す る 作用 を 有す る 元素 の合 金膜 を 形成 し た後 、 熱処理す る こ と に よ っ て 行われる こ と を 特徴 と す る 請求項 7 に 記載 の 半導体装置 の 製造 方法。  9. The step of filling the opening with the alloy film includes forming an alloy film of copper and an element having an action of accelerating the surface diffusion of the copper, and then performing a heat treatment. 8. The method for manufacturing a semiconductor device according to claim 7, wherein the method is performed.
1 0 . 上記合金膜 は 、 ス パ ッ タ リ ン グ法 ま た は化学気 相蒸着法 に よ っ て形成 さ れ る こ と を 特徴 と す る 請求項 7 に 記載の 半導体装 置 の製造方法。  10. The method of manufacturing a semiconductor device according to claim 7, wherein the alloy film is formed by a sputtering method or a chemical vapor deposition method. Method.
1 1 . 上記熱処理は 、 水素 、 ヘ リ ウ ム 、 ア ル ゴ ン 、 窒 素若 し く は真空 の雰囲気中 で 行な われ る こ と を 特徴 と す る 請求項 9 に 記載の 半導体装置 の製造方法。 1 1. The above heat treatment involves hydrogen, helium, argon, nitrogen, 10. The method of manufacturing a semiconductor device according to claim 9, wherein the method is performed in an atmosphere of a vacuum or a vacuum.
1 2 . 上記合金膜 を 上記開 口 部内 に 充填す る 工程は 、 銅膜 お よ び上記銅の表面拡散 を 加速す る 作用 を 有す る 元素 を 含 む膜 を 穣層 し て 形成 し た後 、 熱処理す る こ と に よ っ て 行われ る こ と を 特徴 と す る 請求項 7 に 記載の 半導体装 置の製造方法。  The step of filling the opening with the alloy film includes forming a copper film and a film containing an element having an action of accelerating the surface diffusion of the copper by enriching the film. 8. The method for manufacturing a semiconductor device according to claim 7, wherein the heat treatment is performed after that.
1 3 . 上記熱処理は 、 水素 、 ヘ リ ウ ム 、 ア ル ゴ ン 、 窒 素若 し く は真空 の雰囲気中 で 行 な われ る こ と を 特徴 と す る 請求項 1 2 に 記載 の半導体装 置 の 製造方法。  13. The semiconductor device according to claim 12, wherein the heat treatment is performed in an atmosphere of hydrogen, helium, argon, nitrogen, or vacuum. The manufacturing method of the device.
1 4 . 上記合金膜 を 上記開 口 部内 に 充填す る 工程は 、 銅膜 を 形成 し た 後 、 上記銅 の表面拡散 を加速す る 作用 を 有す る 元素 を 含 む ガ ス 中 に お い て 熱処理す る こ と に よ っ て 行われ る こ と を 特徴 と す る 請求項 7 に 記載 の半 導体装置 の製造 方法。  14. The step of filling the opening with the alloy film is performed, after forming the copper film, in a gas containing an element having an action of accelerating the surface diffusion of the copper. The method for producing a semiconductor device according to claim 7, wherein the heat treatment is performed by heat treatment.
1 5 . 上記 ガス は 、 鉛 を 含 む ガス 、 硫化物 ガス 、 ゲ ン ガス 、 ロ ゲ ン化物 ガス お よ び フ ッ 化物 ガス か ら な る 群れ か ら 選 ばれ る 請求項 1 4 に 記載の 半導体装置 の 製造方法 。  15. The method according to claim 14, wherein the gas is selected from the group consisting of a gas containing lead, a sulfide gas, a gen gas, a phosphide gas and a fluoride gas. Manufacturing method of semiconductor device.
1 6 . 上記硫化物 ガ ス は硫化水素 、 上記ハ ロ ゲ ン ガス は フ ッ 素 、 塩素 、 臭素 ま た は ヨ ウ 素 、 上記ハ ロ ゲ ン 化 物 は フ ツ イ匕硫黄 、 フ ッ 化水素 、 フ ツ イ匕珪素 、 フ ツ イ匕炭 素 、 フ ッ 化セ レ ン 、 塩化硫黄 、 塩化炭素 、 塩化珪素 ま た は臭化 ビス マ ス で あ る こ と を 特徴 と す る 請求項 1 5 16. The above sulfide gas is hydrogen sulfide, the above-mentioned halogen gas is fluorine, chlorine, bromine or iodine, and the above-mentioned halogenide is fluorine sulfide, fluorine. Claims characterized by being hydrogen, silicon fluoride, silicon fluoride, carbon fluoride, selenium fluoride, sulfur chloride, carbon chloride, silicon chloride or bismuth bromide. 1 5
1 7 . 上記熱処理の後 に 、 上記 ガス を 含 ま な い第 2 の ガ ス 雰囲気中 に お いて 第 2 の熱処理 を 行 う こ と を 特徴 と す る 請求項 1 4 に 記載 の 半導体装置 の製造方法。17. The semiconductor device according to claim 14, wherein after the heat treatment, the second heat treatment is performed in a second gas atmosphere not containing the gas. Production method.
1 8 . 上記第 2 の ガス は 、 水素 ガス 、 ヘ リ ウ ム ガス 、 ア ル ゴ ン ガス お よ び窒素 ガス か ら な る 群か ら 選 ばれ た ガス で あ る こ と を 特徴 と す る 請求項 1 7 に 記載 の半導 体装 置の製造方法。 18. The second gas is characterized by being a gas selected from the group consisting of hydrogen gas, helium gas, argon gas and nitrogen gas. A method for manufacturing a semiconductor device according to claim 17.
1 9 . 上記絶縁膜 を 形成す る 工程の前 に 、 第 2 の 開 口 部 を 有す る 第 2 の絶縁膜 を 上記半導体基板上 に 形成す る 工程 と 、 上記第 2 の 開 口 部内 を 導電性膜 に よ っ て 充 填 し 、 上記合金膜 と 上記半導体基板の所定部分 を 電気 的 に 接続す る 工程が付加 さ れる こ と を 特徴 と す る 請求 項 7 に 記載の 半導体装置 の製造方法。  19. Prior to the step of forming the insulating film, a step of forming a second insulating film having a second opening on the semiconductor substrate, and a step of forming a second opening in the second opening. 8. The method of manufacturing a semiconductor device according to claim 7, wherein a step of filling with a conductive film and electrically connecting the alloy film and a predetermined portion of the semiconductor substrate is added. Method.
2 0 . 上記導電性膜は 、 タ ン グス テ ン 、 チ タ ン 、 タ ン タ ル 、 ニ オ ブ、 ノくナ ジ ゥ ム 、 ニ ッ ケ ル お よ びコ ノ ル ト か ら な る 群 か ら 選ばれ た 少 な く と も 1 種 、 当 該少 な く と も 1 種 を 主成分 と す る 合金若 し く は化合物 の膜で あ る こ と を特徴 と す る 請求項 1 9 に 記載の 半導体装置の 製造方法。  20. The above conductive film is made of tungsten, titanium, tantalum, niob, zinc, nickel, and connector. Claim 1 characterized in that the film is a film of at least one kind selected from the group, and an alloy or a compound mainly containing at least one kind of the at least one kind. 10. The method for manufacturing a semiconductor device according to item 9.
PCT/JP1996/002591 1995-09-18 1996-09-11 Semiconductor device and its manufacturing method WO1997011485A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23794595 1995-09-18
JP7/237945 1995-09-18

Publications (1)

Publication Number Publication Date
WO1997011485A1 true WO1997011485A1 (en) 1997-03-27

Family

ID=17022795

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/002591 WO1997011485A1 (en) 1995-09-18 1996-09-11 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
WO (1) WO1997011485A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517190A (en) * 1998-06-30 2003-05-20 セミトウール・インコーポレーテツド Metal-coated structures for microelectronic applications and methods of forming the structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248538A (en) * 1988-03-30 1989-10-04 Hitachi Ltd Semiconductor device
JPH05267299A (en) * 1992-03-19 1993-10-15 Hitachi Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248538A (en) * 1988-03-30 1989-10-04 Hitachi Ltd Semiconductor device
JPH05267299A (en) * 1992-03-19 1993-10-15 Hitachi Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517190A (en) * 1998-06-30 2003-05-20 セミトウール・インコーポレーテツド Metal-coated structures for microelectronic applications and methods of forming the structures

Similar Documents

Publication Publication Date Title
US6143658A (en) Multilevel wiring structure and method of fabricating a multilevel wiring structure
KR100339179B1 (en) Copper interconnection structure incorporating a metal seed layer
US7851924B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US7319071B2 (en) Methods for forming a metallic damascene structure
KR20070053636A (en) Semiconductor device and manufacturing method of semiconductor device
JP2002075994A (en) Semiconductor device and manufacturing method thereof
JP2007180407A (en) Semiconductor device and manufacturing method thereof
JPH11186261A (en) Method for manufacturing semiconductor device
JPH07283219A (en) Manufacture of semiconductor device
JP2001176842A (en) Method for etching silicon nitride film and method for manufacturing semiconductor device
JP2007059660A (en) Semiconductor device and manufacturing method thereof
JP2002134612A (en) Semiconductor device and manufacturing method thereof
JP5667485B2 (en) Semiconductor device manufacturing method and semiconductor device
TW201227826A (en) Method for manufacturing semiconductor device
JP2573621B2 (en) Method of manufacturing electrical interconnect
JP2000252278A (en) Semiconductor device and its manufacture
JP4492919B2 (en) Manufacturing method of semiconductor device
WO1997011485A1 (en) Semiconductor device and its manufacturing method
JP2007335578A (en) Semiconductor device and manufacturing method thereof
JP4195432B2 (en) Self-sealing silver alloy for interconnection
TWI281233B (en) A novel device structure having enhanced surface adhesion and failure mode analysis
JPH06204218A (en) Manufacturing method of semiconductor device
JPH1041298A (en) Semiconductor device and manufacturing method thereof
JP3087692B2 (en) Method for manufacturing semiconductor device
CN107369645B (en) Method for forming semiconductor structure

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase